# This Page Is Inserted by IFW Operations and is not a part of the Official Record

# BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

# IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

(19)6本四特許厅(JP)

# m公開特許公報 (A)

(11) 特拉出现公路委马

特開平8-306853

((3)公然日 平成8年(1996)11月22日


(SI) Int. C1. * HOIL 23/50 * 21/60 23/12	<b>数別記号</b> Jii	庁内登理委号	F 1 HUIL 23/50 21/60	在網表示医所 5 ' 311 (
13/11			23/2 <b>8</b> 23/12	L
<u> </u>			罗至以宋 未认宋	西求項の款17 OL (全20点)
(21) 出籍委号	特联平7-110	3 8 0	1	) 0 0 0 5 2 2 3 :通株式会社
227 ## # B	平成7年(199	5) 5月9日	4	B.川県川崎市中原区上小田中 4 丁音 1 章
			(72) 発明者   # 田	。 3 ~蘇大 [川県川嶋市中原区上小田中1015巻
			te.	富士进株式会社内
				: 光幸 川県川崎市中原区上小田中1015巻: 富士道修式会社内
			(74)代理人 弁理	
				・ 最終質に抗く

(54) 【発明の名称】半導体装置及びその製造方法及びリードフレームの製造方法

### (57) (異約)

【目的】本発明に半選体チップ及びリードを燃度制止した機成を有した半選体装置及びその製造方法及び設定半選体装置に用いるリードフレームの製造方法に関し、半選体チップの体質性を維持しつつ外部電極電子の原体化、製品コストの低減及び生産効率の向上を図ることを目的とする。

【核成】第1のピッチで電極パッド6が形成された半年体チップ2と、電極パッド6とワイヤ8を介して電気的に接続されるリード3と、半線体チップ2を対止する対止的相談はその長度する半線体建度において、約20リード3に外裁検環域子となる突起9を上記第1のピッチと異なる第2のピッチで形成すると共に、約22対止関係4が電低パッド6とリード3との間に引き回されたワイヤ8を対止し、かつ前記突起9を対出させるよう配位したものである。



【特許請求の監修】

【鉄水頂1】 第1のピッチにて形成された草径パッド が形成された半導体チップと、

前記電極バッドと記録を介して電気的に接戻されるリー ۴Ł.

前記半端体チップを封止する封止能脂とを具備する半部 **佐盆屋において、** 

府記リードに外田住院囃子となる突起を、上記第1のピ ッチと異なる第2のピッチで形成すると共に、

き回された配線を封止し、かつ前記交配を貸出させるよ う記録されることを特徴とする半導体を使。

【請求項2】 第1のピッチにて形成された電極パッド が形成された半導体チップと、

**約記章様パッドと記載を介して電気的には訳されるリー** 

成記半導体チップを封止する封止脱離とを具備する半導 体装置において、

前記リードに外部技統第子となる交尾を上記第1のピッ チと異なる第2のピッチで形成すると共に、

羽記半導体チップに形成された前記電極パッドの配益面 を基準とし、飛記配及節における前記針止機器の序さ が、前記配数面から前記突起までの高さ寸性以下で、か

つ何記配数面から和記配株までの高さ寸法以上となるよ う構成したことを特徴とする半導体性量。

【雄求項3】 雄求項1または2記載の半導体装置にお ١T.

D記半導体チップと前記リードとモポリイミド原を接着 『として役合したことを特徴とする半端体祭堂。

「装置において、

1足突起を前記リードと一体的に形成したことを特徴と "る牛塩体装盂。

「訴求項5」 - 請求項1乃至4のいずれかに記載の半さ ・革賃において、

記記載としてワイヤを用いたことを特殊とする丁級体

技术項6) は求項1乃至5のいずれかに記載の半退 芝富において.

記突起にパンプも形成したことを特徴とする中級体盤 (0)

歴末項7] 外部接球雑子となる部位に突起が形成さ てなるリードを形成するリード形成工器と、

足リード或いは半導体チップの少なくとも一方にポリ ミド原を配設し、前記ボリイミド展を介在させて収記 ードと前記半選体チップを歴史神圧力で停圧しかつ乐 書面に加熱することにより、 れ戸ボリイミド原をはだ - 化艾斯萨拉一名人格特里通过进心州人名梅索尔森库

ードとを配録を引き回し推薦することにより、前記章極 パッドと前記り一ドとを名気的に技統する技技工程と、 前記記典及び前記申書体チップの無定範囲或いは全節を 封止すると共に、前足突昆の少なくとも幕面を貫出する よう封止解除を配設する封止解除配益工法とを具備する ことを特殊とする半導体拡進の製造方だ。

1

【請求項8】 請求項7記載の半導化基度の製造方法に おいて.

前記技会工程でポリイミド原により向記リードと前記半 前記録止後腹が耐記を極バッドと前記り一ドとの間に引 10 媒体チップを推着する数、前記ポリイミド駅として角面 に熱可愛性を有する推理剤を配設したものを用いたこと を特定とする半導体装置の製造方法。

> 【訴求項9】 ・ 意味項7または8記載の半導体協定の型 造方法において、

> 前記技統工程で、前記を鑑パッドと前記リードとモダイ レクトリードボンディング注により電気的に接戻したこ とも特徴とする半導体装置の製造方法。

【は求項10】 インナーリード部とアウターリード部 とそ有した複数のリードが形成されたリードフレームに 10 SUT.

何記アウターリード部のリードピッチに対して何記イン ナーリード部のリードピッチモ小さく双定すると共に、 **和記アウターリード部に一体的に突起を形成したことを** 特徴とするリードフレーム。

【技术項】1】 は木項10記載のリードフレームにお NT.

前記アウターリード部のリードピッチ (P...) と前記 突尼の形成位置における和記リードの序さ (W) とが略 奪しく(P... ≒W)、かつ前記インナーリード部のリ 【放水項4】 「球水項1万至3のいずれかに記載の半率 10 ードピッチ(P...)が底記アつターリードボのリードビ であることを特徴とするリードフレーム。

> 【技术項12】 技术項10または11記載のリードラ レームの製造方法において、

各材に前記交配の形成位置にマスクモ記載した上で、前 20番号に対してハーフエッテングを行う第1のエッテン グエせと.

前記第1のエッチング工程の終了後、前記リード形式位 産にマスクを配款した上で、前記番材に対してエッチン グモ行いリードモ形成する第2のエッチング工程とモ具 集することを特定とするリードフレームの製造方法。

レームの製造方法において、

重ね合わせることにより前記突起の所定応さ寸圧となる よう低度が退定された第1の基材と第2の基材を用金

前花男(の基材に、中面機した際に前にリートの形はと 对点自己的正常设备工作在的数字上 (三) (1) 表示: 数字 屋するよう交配パターンを形成する交配パターン形成工 程と、

前記リードパターンが形成された前記第1の基材と、前記突起パターンが形成された前記第2の基材を重ね合わせ、前記突起の形成位置において前記リードパターンと前記突起パターンが接着されるよう前記第1の基材と前記第2の基材とを接合する接合工程と、

和記算1の基材及び第2の基材の不要部分を除立する除 去工程とを具備することを特徴とするリードフレームの 製造方法。

【ロス項14】 ロス項10またに11尼豆のリードフレームの製造方法において。

る材に、平面技した際に向記リードの形状となるようリードパターンを形成するリードパターン形成工程と、 和記リードパターン形成工程は、形成されたリードパターンの所定位医に向記交足を形成する交配形成工程とを 具備することを特徴とするリードフレームの製造方法。 【蘇求項15】 「独求項14記載のリードフレームの製造方法において、

前記突起形成工程は、前記リードパターンの所定位置に 10 パンプを単数式いは複数性み重ねることにより前記交起 を形成したことを特徴とするリードフレームの製造方 法。

【請求項16】 「請求項14記載のリードフレームの負 近方性において、

和記突起形成工程は、前記リードパターンの無定位数に 選載性部材を記載することにより前記突起を形成したこ とを特徴とするリードフレームの製造方法。

【算求項17】 請求項14記載のリードフレームの製造方法において、

前記突起形成工程は、前記リードパターンの所定位置を 型性加工することにより前記突起を形成したことを特徴 とするリードフレームの気迫方法。

#### 【見明の江田な汉明】

(0001)

【医療上の利用分野】本見明は半導作装置及びその製造方法及びリードフレームの製造方在に係り、特に半導作チップ及びリードを製造対止した機能を有した半導作装置及びその製造方法及び当該半導体装置に用いるリードフレームの製造方法に関する。

【0002】近年、電子関数のダウンサイジング化に体い、半速体装度の高速度化及び半速体装置の高速度実施化が図られている。一方で、電子機関の信頼性の向上も受まれており、これに伴い半速体装置の信頼性も同上させる必要がある。更に、半速体装置は登品コストの係属も望まれている。

【0003】よって、上記した各種はを概念しうる主義 体質なが空間にている。 ップチップ方式の実装機能が起られており、マルチ・デップ・モジュール(MCM)において広く用いられて成る。このMCMで用いるフリップ(ペアチップ)の電路に、を経て、アファング(ペアナティング)のでは、では、このペアナティングを形成しておき、こののでファンスを経済により、では、アナックである。とにより、高田医に半導体ペアテルには、カー、高田医に半導体ペアテルには、カー、高田医に半導体ペアテルには、カー、高田医なり、またペアテルには、ため、電気の特性を向上させることができる。

100061

【発明が解決しようとする基準】しかっに、使用対止がされていないペアチップは、耐熱性、炭板的強度、及び耐度性が強いという問題点がある。また、ペアチップに、形成されている電極パッドに運胺パンプが形成されが配換決減子を形成するため、ペアチップに形成されているではアドのレイアウトがそのままが断接決減子(パンプ)のレイアウトとなってしまう。

30 【0008】また、これを解決するためにチップ表面に プロセス処理を行い、企業を引き回すことにより選集化 を図ることが考えられるが、この規模では配業の引き回 しに基本度を有する多くの工程を必要とし、製品コスト の上昇及び生産効率の値下を招いてしまうという問題点 があった。

【0009】 本見朝は上記の点に組みてなされたものであり、半選体チップのは報性を維持しつつ外部電極選手の標準ルー 製品コストの監視及び全産30年の向上を図りうる半選体製造及びその製造方法及びリードフレームの (0) 製造方法を提供することを目的とする。

[0010]

された配牌を対比し、かつ前紀交長を耳出させるよう配 立されることを特徴とするものである。

[0011] また、建求項2 記載の発明では、第1のビ ッチにて形成された電極パッドが形成された半導体チッ ブと、前記章極バッドと配はそ介して意気的に推続され ろりードと、和記半導体チップを封止する對止影響とそ 見貫する半さに装置において、前記リードに外部接続端 子となる英症を上記雲1のピッチと異なる第2のピッチ で形成すると共に、前記半導体チップに形成された前記 。 名医パッドの配設面を蓄体とし、前記配設面における船 10 一ド部に一体的に突起を形成したことを特容とするもの 足封止引筋の厚さが、抑記配数面から和記失尼までの高 さ寸法以下で、かつ前足配及面から前足配員までのあさ 寸注以上となるよう構成したことを特徴とするものであ

【0012】また、技术項3記数の発明では、約記試状 項1または2記載の半線体装置において、約記半導体チ ップと和記リードとをポリイミド蘇を技術剤として接合 したことを特位とするものである。

【0013】また、技术項4記載の発明では、前記技术 項1万至3のいずれかに記載の半導体装置において、和 20 記突起を前記リードと一体的に形成したことを特徴とす ろものである。また、食朮葉5 記載の発明では、即記録 **求項1乃至4のいずれかに記載の半導体装置において、** 和兄妃妹としてワイヤを用いたことを特定とするもので ある.

【0014】また、請求項6記載の発明では、前記請求 項1万至5のいずれかに記載の半減体装置において、叙 記突起にパンプを形成したことを特団とするものであ る。また、技术項7元司の発明では、半導体装置の登迹 れてなるリードを形成するリード形成工程と、前足リー ド吹いは半辺はチップの少なくとも一方にポリイミド版 を促放し、前記ポリイミド草を介在させて和記り一ドと 刷記半選 体チップを所定押圧力で押圧しかつ所定を反に 加熱することにより、 約記ポリイミド県も住着剤として **司尼リードと向記半導体チップとを接合する接合工程** と、前記中は体チップに形成されている名様パッドと応 記り一ドとを配頭を引き回し接続することにより、 和記 **を様パッドと前記リードとを意気的に推禁する提助工程** 5.毛料止するど共に、和記典名の少なくとも常面を奪出 ころよう封止を指を配放する封止制指配設工程とを負債 ~ることを特定とするものである.

(0015)また。請求項8記載の発明では、前記請求 ・7 記載の半記体装置の製造方法において、創業後含工 でポリイミド席により約定り一ドと前記半導体デップ 推着する際、 的超ポリイミドはとして産業に共同要性 有不多語 世界を成むしたものを用いたことをはたって

項7または6に記載の中退体禁ਛの製造方法において、 前記度校工程で、前記電艦パッドと前記り一ドとモダイ レクトリードボンディング性により電気的に住席したこ。 とを特定とするものである。

【0017】また、緑水頂10疋低の発明では、インナ ーリード配とアウターリード邸とそ有した世気のリード かお成されたリードフレームにおいて、応記アウターリ ード部のリードビッチに対して乾にインナーリード部の リードピッチを小さく放定すると共に、和応アウターリ

【0018】また。雄宗項11記載の発明では、前記録 **求項10記載のリードブレームにおいて、序足アウター** リード部のリードピッチ(P...) と航記交紀の形成位 産における前記リードの序さ (W) とが結ちしく (P ... 年W). かつ刺記インナーリード節のリードビッチ (P:.) が粒足アウターリード缸のリードピッチ (P ... ) の略半分のピッテ (P...= P... / 2) であるこ とを特徴とするものである。また、ロボ県12記載の兒 明では、前記算求項10または11記載のリードフレー ムの製造方法において、基材に前起突起の形成位置にマ スクモ配放した上で、前記番材に対してハーフエッチン グモ行う第1のエッチング工程と、扇応第1のエッチン グ工程の終了後、何記リード形成位置にマスクを配放し た上で、収記基材に対してエッチングを行いリードモ形 成する第2のエッテング工程とそ具宙することを特徴と するものである.

【0019】また、は水平13尼風の兄弟では、前記試 求項10または11記載のリードフレームの暫進方法に 方法において、外部後統第子となる即位に交尾が形成さ 10 おいて、異ね合わせることにより仰定交尾の所定系を寸 住となるよう返席が選定された第1の基材と第2の基材 を無意し、前記第1の基材に、平面視した保に前記り一 ドの形状となるようリードパターンモ形成するリードパ ターン形成工程と、約記賞2の基材に、少なくとも前記 突起の形成位置に位置するよう突起パターンを形成する 京尼パターン形成工程と、前記リードパターンが形成さ れた前記第1の基材と、前記交易パターンが形成された 叔記第2の基材を異ねらわせ、森紀突起の形成位置にお いて前記リードパターンと前足突起パターンが後層され こ、和記記規及び和記半導体チップの所定範囲症いに全 (0) ろよう和記第1の名材と和記第2の名材とを接合する指 合工程と、 航記第1の基料及び第2の基材の不要部分を 除去する除去工程とそ具度することを特徴とするもので ある.

> 【0020】生た、経水項14元数の発明では、応花及 ペティッぱたは11記載のリードフレームの製造方法に おいて、名材に、中面接した際に放記り一ドのおけとな さみネリートバターンを形成でもリードバターン形成立

- 【0021】また、技术項15記載の兄弟では、前記録 状項 1 4 記載のリードフレームの製造方法において、前 尼交易形成工程は、前記リードパターンの所定位置にパ ンプモ単数式いは技能技み重ねることにより前足疾起を 形成したことを特定とするものである。

【0022】また、誠求項16記載の発明では、前記録 求項14記載のリードフレームの製造方法において、前 記英尼形成工程は、前記リードパターンの所定位置に導 S性期料を配置することにより取記束器を形成したこと。 を特定とするものである。

【0023】更に、銀术項17尼収の発明では、病記録 求項14記載のリードフレームの製造方法において。 회 記典起形成工程は、前記リードパターンの所定位をも登 性加工することにより約定交易を形成したことを特徴と するものである.

#### [0024]

【作用】上記した各手段は、下記のように作用する。 日 求項1及び請求項2記世の発明によれば、半導体チップ は対止的際により封止されるため、耐熱性。機械的住民 ドモリード及び配理を用いて引き回すことができるた め、リードのレイアウトを竜医パッドのレイアウトに拘 わらず設定することが可能となり、実装器低とのマッチ ング性を向上させることができる。また、対止指数は引 を回された配数を確実に保護するためこれによってもほ 頼性を向上させることができ、また外部性紋螺子は封止 樹脂から貧出しているため実装蓄板との電気的技技を発 実に行うことができる。

【0025】また、請求項3記載の発明によれば、選案 半導体チップとリードとの絶縁材として記載されるポリー10 イミド原を技な刺として用いてるため、半線体チップと リードの胎婦とほ合を一括的に行うことができる。よっ て、地球材と技術剤とも別個に配設する構成に比べては 造の簡単化及び製造の容易化を図ることができる。

(0026)また、森太平4記載の見明によれば、兵足 をリードと一体的に形成したことにより、交配とリード も別程の材料により構成する場合に比べて構造の簡単化 を図ることができる。また、は水頂5記点の発明によれ ば、配鉄としてワイヤモ用いたことにより、和記したな に行うことができる。

[0027]また、課本項6記載の発明によれば、突起 にパンプを形成したことにより、交后を直接実芸基底に 実装する横浜に比べて、半速体装置の実装基底への技民 もな易に行うことができる。また、証式様7記錠の兌明 によれば、接合工程においてボリイミド威を無定温度が つ馬走伊岳力下に置くことによりはそれ化させ、これに 

【0028】また、推薦工程では半端体チップに形成さ れている重複パッドと前足り一ドとを尼森を引き回し床 戻するため、この引き回しを選査なますることにより、 産権パッドのレイアウトに対してリードのレイアウトを 要更することが可能となる。また、半点体装置はリード 形成工程。接合工程、接成工程及び对止能放配放工程の 4工匠のみで製造される。このように少ない工程で半さ 4.異菌が製造されるため、生産効率を向上させることが てきる. - -

10 【0029】また、は水珠8花缸の見明によれば、ボリ イミド顔として関節に無可能性を省する接取剤を配益し たものを用いることにより、ポリイミド級に印加するは 皮等を所定範囲内に制御することなく接合処理を行うこ とができるため、接合処理を容易に行うことができる。 【0030】また、森水原9記載の発明によれば、接続 工程で、電極パッドとリードとをダイレクトリードポン ディング圧を用いて電気的に推脱するため、原単かつ森 実に耄極パッドとリードとの接続処理を行うことができ る。また、抹水項10及びは水項11記載の発明によれ 及び耐症性を向上させることができる。また、電極パッ 20 ば、アウターリード部のリードビッチに対してインナー リード部のリードピッチが小さく以定されているため、 インナーリード部が電気的に推放される半導体チップの 3国パッドの配数ピッチが小さくてもこれに対応させる ことができ、かつ実装革仮と電気的に指統されるアウタ ーリード部のリードビッチは大きいため、実装差板への 英族性を向上させることができる。また、突起がアウタ ーリード郎に形成されることにより、この突起を外配は 疣欲子して用いることができ、これによっても実弦性を 向上させることができる。

> 【0031】また、脚水頂12記載の見妨によれば、裏 1のエッチング工程において共民の形成位置にマスクモ 配立した上で基材に対してハーフェッチングを行うこと により 空秘形成位置を除く部分の仮原を得くし、更に 第2のエッチング工程においてリード形成位置にマスク も配益した上で第1のエッテング工程が終了した基材に 対してエッチングを行うことにより、交起が一化的に形 成されたリードを形成することができる。

【0032】ここで、リードを形成する時にリードのピ ッチは番材の低率により決定されてしまう。具体的に 極パッドとリードとの間における記載の引き回しを言る (0) は、リードのピッチは基材の低度と貼着しいピッチにし か形成することはできない。よって、誰い佐厚も用いる 뮡リードピッチを狭ピッチ化することができる.

> 【0033】ところが、突起が形成されるリードでは蚤 材の低厚は突起の高さにより及まってしまい。突症の高 さと事しい仮母を有する基材を単にニッチング処理した のでは我ピッチのリードを形成することができない。し かるに、上記のように書くのエッチング三甲におしてき

も狭ピッチのリード形成を行うことが可能となる。向、 上記改明から明らかなように、交起の記録ビッチは基材 の仮厚と貼等しいピッチまで狭ピッチ化することができ

【0034】また、抗灾項13記載の見明によれば、第 1 の蓄材及び第 2 の蓄材は重ね合わせることにより突起 の所定高さ寸法となるよう低厚が選定されているため、 各番材の仮厚は突起の高さ寸法より小さな厚さとされて、 いる。リードパターン形成工程では、この低度の違い無 1の名材に対してリードの形状となるようリードパター (0 0 4 1)また、インナーリード鉄3gと半端体チッ ンを形成するため、先に苁朝した仮序とリードピッチの 関係により、形成されるリードパターンのリードピッチ を鉄ビッチ化することができる。

【0035】また、突起パターン形成工程において第2 の基材に少なくとも前記点起の形成位置に位置するよう 突尼パターンを形成し、接合工程において上記第1の基 村と第2の基材を異ね合わせ複合することにより、突起 の形成位置においてリードパターンと突起パターンが技 **着され、この位置における板厚は突起の所定高さとな** る。続く除去工程では不要部分が除去されりードが形成 10 ている。

【0036】従って、上記のようにリードパターンの形 丘崎には佐厚は薄いためリードピッチを狭ピッチ化する ことができ、また突起形成位置においてはリードパター ンと交起パターンが核磨されることにより所定高さの突 尼を形成することができる。また、は水項14記載の兄 朝によれば、リードパターンを形成するリードパターン 形成工程と、英程を形成する英尼形成工程とを別様に行 うことにより、番材の厚さも突起の高さに拘わらず選定 することができ、よって再い番材を用いることによりリー10 厚さ(図中、矢印目で示す)が。底匠から狭起9の先端 ードパターンの孩ピッチ化を図ることができる。また、 突起形成工程においては、任意の高さを有する突起を形 成することが可能となり、設計の自由度を向上させるこ とがてきる.

【0037】更に、技术項15万至17花気の発明によ れば、突起形成工権において突起の形成を容易に行うこ とができる。

[0038]

【実施例】次に本発明の実施例について図面と共に鉄弩 する。図1及び図2は、本発明の一葉範囲である半温体 40 装置1モ示している。 図1は半途体装置1の断定図であ り、また図2は半導作装度1を島面図である。

【0039】 5回に示されるように、半端体装置 1 は大 話すると半導体チップで、複章のリードで、対止をな 1.及びパンプ5年によりは成されている。半年はテッ ブ2は、 底面の中央位置に複数の電極パッド 6 が一部に 利益されている。また、複葉のサード3は、ディインボ

【0040】このポリイミド原7は、半遅年チップ2の 経する絶縁節材として機能すると共に、 ほ迹するように ポリイミド膜?は半端体チップ2とリード3とを復会す る症息剤として促転している。このように、ポリイミド 展 7 に絶逢郎材と推考底の双方の根底を持たせることに より、絶跡材と接着剤とも制御に配設する展成に比べ、 丰富体装置1の構造の簡単化及び製造のお泉化を図るこ ことができる。

10

プマに形成された電極パッド6との間にはワイヤをが足 辞されており、このワイヤ8を介して半選体チップ2と リード3は電気的に推規された模式とされている。更 に、モリード3に放けられたアウターリード缸36の筋 定位置には、外部推奨電子となる英記9が一体的に形成 されている。上記員成とされたリード3は、そ回に示さ れるようにその大部分が半導体チップ2の底面上に配位 された様成の、いわゆるリード・オン・チップ(LO C) 検法となっており、半年体装置1の小型化が図られ

[17] (12] また、封止出版 4 は例えばエポキシ根據よ りなり、後述するようにモールディングにより形成され ている。この対止出版4は、半悪体チップ2の底面及び 剣面の所定範囲に配設されている。しかるに本実施例で は、半導体チップ2の上面においては、飲熱性を向上さ せる面より対止制度4は配款されていない様式とされて いろ..

【0043】上記封止世暦4は、半点はチップ2の電塔 パッド6の配数面(底面)も益体とし、この底面からの までの高さ寸法(区中、矢印Wで示す)以下で、かつ底 面からワイヤ8のループ最上部までのあさ寸圧(区中、 矢印りで示す)以上となるよう構成されている(NSH ≦W)。この様成とすることにより、交配9の少なくと も先端部98は従来に対止訳辞4から成出し、またウイ 〒8及び突起9の毎出部分を除くリードコは封止指揮を に封止された構成となる。

【0044】このように、本実施例の単導体禁量1は、 半退体チップ2の所定範囲(上面をはく郎位)を封止能 押り、これ止された機成となるため、耐熱性、機械的法度 及び副歯性を向上させることができる。また、対止能解 4はワイヤ8を確実に保護するため、これによっても中 選件甚回1の信頼性を同上させることができ、更に外部 様様電子となる発起りの少なくとも見端部りとは確実に 打止機器をから耳出するため、実装を振りなどの意気的 厚根を確実に行うことができる。

[0045] CCT | E25#NT=###, T208

ている。周辺に示されるように、リード3は編成するイ ンナーリード配3aのリードピッチ(②中、矢印P.. で 示す)が鎮接するアウターリード略36のリードビッチ (図中、矢印P... で示す) よりも小さくなるよう形成 されている。具体的には、インナーリード記3gのリー ドピッチ P.. はアウターリード 邸 3 bのリードピッチ P ... の略半分のピッチ (P...=P... / 2) となるよう 横成されている。また、後に詳述するように、アウター リード部3トのリードビッチP... 上央尼9の形成位置へ,・ におけるリード 3 の屋さwとが話等しくなるよう株式さ 10 2 に、例えば 4.2 アロイキのリードフレームおおでみ れている (P... 与W).

【0046】上記のように、アウターリード郎3Bのリ ードビッチP... に対してインナーリード航3gのリー ドビッチPi.が小さく意定されることにより、インナー リード部3gが着気的にほぼされる半導体チップ2の会 ・ 塩パッド6の配位ピッチが小さくてもこれに対応させる ことができ、かつ実装幕仮10と電気的に接続されるア ウターリード起3b(突起9)のリードピッチP... は 大きいため、半導体装置1の実装基板10に対する実装 住を向上させることができる。

【0047】一方、本実施例に係る半導体装置1は、半 媒体テップ2に配設されている電性パッド6に成技パン プラを形成し実装蓄板10に接続するのではなく、 電板 パッド6とインナーリード思るaとの間にワイヤ8モ引 き回した上でリード3を介して実装蓄板10に推続する 似成とされている。従って、電低パッド G をリード 3 及 びワイヤ8を用いて引き回すことができるため、リード 3のレイアウトを電極パッド6のレイアウトに向わらず **設定することが可能となる。** 

【0048】具体的には、図2に示す例では、半途体チ 30 ップ2の中央に形成されている電色パッド6モワイセ8 及びリード3を用いて引き回し、外部技术選子となる突 起9モ半導はチップ2の外版位置に引き出している。ま た、図3に示されるように、電極パッドもが半退体チッ プ2の外限位置に拒妊されている場合には、本発明を追 用して名極パッド6をワイヤ8及びリード3を用いて引 き回すことにより、電極パッド6の形成位置より内側に 外部復民属子となる突起9を形成することも可能であ 6。更に、図4に示されるように、外部様の紹子となる 好となる。

【0049】このように、電低パッド6モリード3及び・ ワイヤ8を用いて引き回すことが可能となることによ り、実装基底10と半導体装置1とのマッチング性を向 上させることができ、外部技統領子となる突起9のレイ アクトを応応が断技反常テのレイアウトになるに設定る ことができる。よって、半点体装置!を用いるユーザ戦 の食塩を可能でもことができる。

は、リード形成工程、符合工程、技术工程及び打止矩形 民政工程の基本となる4工程と、これに行及するパンプ 形成工程。は鉄工程の2工限を行うことにより製造され る。以下、杏工程をに放めてるものとする。

1:

【0051】回5万至89はリード形成工程の男)実施 例を示している。このリード形成工権は、リード3の益 材となるリードフレーム11を形成するための工作であ c. リードフレーム11を形成するには、元子回5に示 されるような平板状の裏材12を角まする。この正常1 り、またその簡単は形成しようとする突起9の高さサだ Wと等しいものが選定されている。

【005.2】上記の番料12に対しては、元十回6に示 さきなようにエスクリス(似地で茶す)が日かられる。 このマスク13は、所定の英尼9の形成位置(図中、歩 思符号14で示す)及びクレドール形成位置(図中、心 元符号 1'5 で示す)に配立される。

【0053】上記のようにマスク13が配放されると、 状いて蓋材12に対してハーフエッテング処理(第1の 20 エッテング工程) が実施される。本実路例においては、 ウエットエッチング住により基材12に対してハーフェ ッテング処理を行っている(ドライエッチング処理者の 80のエッチング方法を用いることも可能である)。また エッチング時間は、エッチングにより設全される針分 (図6で日後をで示される部分)の厚さが、基材12の 板厚Wの半分の寸法(W/2)となるよう設定されてい ٠.·

【0054】このハーフエッテング処理が終了し、マス ク13そなり除いた伏蛙を図でに示す。この伏慈では、 突起9の形成位置14及びクレドール形成位置15のみ が元の基材12の厚さWモ総はしており、他の部分(5 思荷号16で示す) はハーフェッチングによりその厚さ サルはW/2となっている。

【0055】上記のようにハーフエッチング処理が共て する。戌いて囚をに示されるように所走のリード3の形 成位屋(姜原符号18で示す)及びグレドール形成位屋 15にマスク17(似地で示す)を記訟した上で、この 基材12に対してエッチング処理を行う。

【0056】上記のようにマスク17が配拾されると、 突起9モ半さはチップ2の外側位度に配設することも可(4) 抗いて番材12に対してエッテング処理(第2のエッチ ング工程) が実施され基材12のマスク17が配立され た位置以外の部分を除去する。これにより、図9に示す リード3の所定形状を有した性質のリード3を具備する リードフレーム11が形成される。南、必要に応じてこ のリードフレーム11の吊定品は(リード3の形成立) 二、にニンッキ等を厳してもよい。

> $\{0057\}$  このように形成されたリードアレーム $\{1\}$ は バードミヤン・ニュリー・ロット・データーリード

ーリード町38及び交配9の形成位置を除くアウターリ ード邸3bの厚さ寸法はW/2となってる。

[0058] ここで、リードピッチと基材12の板厚と の保保について反芻する。何妃したように、リード3を 形成する草にリード3のピッチは差材12の板厚により 決定されてしまい、具体的にはリードピッチは盗材 1-2 の低厚と移写しいピッチにしか形成することはできな い。よって、蓋材1/2の佐厚が深い投リードピッチを挟。 ピッチ化することができる。

は番材12の坂原は突起9の高さにより決まってしま

い。突起9の高さと等しい低度を有する基材:12を単に エッチング処理したのでは狭ビッチのリードモ形成する。 ことができない。しかるに、上足したように無しのエッ チング工程においてハーフエッチング処理を実施するこ とにより、突尼形成位置14モ除き基材12の低厚を買 くし(約8/2の仮序となるようにする)、更にこの程 くされた板厚を有する部分に第2のエッチング工程を実 応してリード3を形成することにより、突起9を有する リード3であってもほピッチ(図1に示されるリードビ 26 のは位置決め孔であり、リードパターン23の形式時に ッチP...) のリード形成を行うことが可能となる。ま た、同様の理由により、突起9(アウターリード部3) b) の紀苡ピッチ (P...) は、蓋村12の坂厚Wと略 そしいピッチミで铁ピッチ化することが可能となる。 【0060】 南、異体例としては、一般にリード基材と して用いられている佐厚O. iOax, O. iSax, O. 20xxの基材を 所に挙げれば、坂厚0.10smの基材ではアウターリード部 3 b及び突起 9 の最小ピッチ P... €0.10am (P... = 1. 10se) 、インナーリード包3gの最小ピッチ P.,, そ0. )Sas (P.,=0,05as) とすることができる。また。仮序 16 【0066】上記検収とされた第1,の番材21及び第2 1. IS saの高材ではアウターリード型3b及び突起9の最 トピッチ P... を O. ISan (P... = 0. ISan) 、インナー **リード部3aの最小ピッチΡ。。モ0.075mg (ア,,=0.07** ep)とすることができる。更に、仮序0,20meの基材では プワターリード部3b及び突起9の最小ピッチP... モ 20em (P... =0.20em) . インナーリード部3mの最 、ピッチP., を0.10mg (P., = 0.10mg) とすることがで

(0061)一方、突起9の形成位置に注目すると、突 39 の形成位置は図6に示されるマスク13の配益位置 40 ているリードパターン23の所定交配形成位置の上航に ↑より挟められる。即ち、この図6に示されるマスク1 の配設位配を建立変更することにより、突起9の形成 、こそ氏念欲定することが可能となる。 このため、 本実 例に係るリード形成方法では、 分部技術は子となる英 9の形成位置を自由度をもって設定することができ、 って子の定められているほぼ弁部は原案子に無に交包 も容易に形成することが可能となる。

ム20を形成するには、先ず回10に示されるようなあ 1の名材21と、図11に示されるような第2の名材2 2 毛用章する。

【0063】この各番材で1、22は、重ね合わせるこ とにより突起9の原定系さ寸住Wとなるよう低度が遺定 されており、本実施例では各番材21、22の6度寸産 は共にW/2に設定されている。向、を番材21、22 の板厚はこれに履定されるものではなべ、異ね合わせる ことにより突起9の所定高さ寸注wとなる気片の姿にそ 【0059】ところが、狭起9が形成されるリード3で 10 基材21.22で仮席を異ならせた様成としてもよい。 [0064] 図10に示される第1の基材21は、例え ば42アロイモのリードフレーム材料により形成されて おり、エッチング処理収いはプレス打ちはそ処理量をデ め生成することにより、平面貸した場合にリード3と同 一形状のリードパターン23が形成された秩ជとされて いる。しかるに、第1実覧例で放明したリード形成工程 と異なり、この状態のリードパターン 2.3 には宍尼9は 形成されておらず、よってリードパターン23は全体的 にその仮序がW/2とされている。 呉、 図中25で示す 一括的に形成されるものである。

> 【0065】一方、図11に示される第2の基份22 は、子の42アロイギのリードフレーム材料に対しエッ テング処理式いはブレス打ちはき処理等を実施すること により、突起パターン24が形成された構成とされてい る。この交配パターン 2 4 は直線状のパターン形状を有 しており、、所定の突起9の形成位置を推禁するよう機 丘されている。 尚、図 2 6 は位置決め孔であり、突起パ **グーン24の形成時に一括的に形成されるものである。** の基材22は、位置決め孔25、26モ用いて位置点の されつつ重ね合わされ推合される。この第1及び第2の 番村21、22の複合は、薬電性推撃剤を用いて接着し てもよく、またな世により接合してもよい。図12は、 第1の番材21と第2の番材22とが総合された状態を 示している.

> 【0067】上記のように第1の番材21と第2の番目 2.2とが接合された状態で、第2の基材2.2に形成され ている交尾パターン24は、第1の基料21に形成され 其た合わされるよう状成されている。

> 【0068】@13は、リードバターン23と共紀バタ ニン24とが重なり合った節位を拡大して示す平面配で あり、また四14はリードパターン23と交長パターン 2.4とが重なり合った部位を拡大して示す畝面区でも う。各国から明らかなように、低度寸法Wノミのリード パターンででは、声じく広まではW/でのは夜できる。

2.2 とのほ合処理が終了すると、狭いて不要部分、具化 的には突起パターン24のリードパターン23と文差し た部分を除く部位をプレス加工等により除去することに より、図15に示すように交起9が一体的に形成された リード3を有するリードフレーム20が形成される。 {0070}上記のように、本実施例により製造された リードフレーム20も第1実施例で製造されたリードラ レーム11と同様に、リード3はインナーリード第3

れた祝庇となる。また、図10に示すリードパターン2 3の形成時においては、第1の番料21の板厚はW/2 とされているため、先に奴領した坂厚とリードピッチの 関係から明らかなように、狭ピッチのリードパターン 2 3 を形成することができる。

【0071】一方、突起9の形成位置に注目すると、突 起9の形成位置は第2の基材22に形成される突尼パタ ーン24の形成位度により決められる。即ち、この交尽 パターン24の形成位置を適宜変更することにより、交 起9の形成位在を任意設定することが可能となる。この 10-00でのものを使用し、かつこのポリイミドほ7をガラ ため、本実範例に低るリード形成方法においても、外部 接統領子となる突起9の形成位置を自由度をもって設定 することができ、よって子め定められている保証外記技 琉璃子位置に突起9 を容易に形成することが可能とな

【0072】上記のようにリード形成工程を実施するこ とによりリードフレーム11、20(以下の反明では、 リードフレーム11を用いた場合を飼に単げて説明す る)が形成されると、続いてリードフレーム11と半束 体チップ2を混合するほ合工程が実施される。以下、図 30 16万至回20モ用いて接合工程について反明する。 【0073】接合工程においては、先千回16に示され るようにリードフレーム11のインナーリード郎3a (検索すれば、後述する接続工程においてウイヤ 8 がポ ンディングされる部位)に食メッキを貼てことにより、 ポンディングパッド都27モ形成する。

【0074】また。図17に示されるように、半端はチ ップ2の電極パッド6の形成された面には、この電板パ ッド6の形成節位のみが露出する民意でポリイミドは1 が記載される。このポリイミドは71世ガラスを移点が1~40 00~300℃のものが選定されており、図17に示さ れる状態では単に半点体チップでに載置されただけの状 蛾となっている。 従って、ポリイミド原1が収度しない よう。半導体チップ2は電イバッド6の形成面が上部に 位属するよう配置されている。前、半選件チップ 2 は形 毎封止は行われておらずペアテップはとされている。ま ない 上記のポリイミ 8枚では、当時はモップでも形成で

致され半編はチップ2には、BC18に示されるようにり ードフレーム11が軽度される。この頃、リードフレー ジェ」に形成されているリード3(インナーリード 邸 3 a)と、半端はチップでに形成されている電優パッドで とが秩度よく対向するよう。リードフレーム11は位置 決めされる.

【0076】上記のようにリードフレーム11が半点は チップ2上の所定位属に収置されると、成いて図19に 示されるように胎臭で8が終下し、リードフレーム 1:1 a.アウターリード部36及び突起9が一体的に形成さ 10 モキ選体チップ2に向け存圧する。また、この形 L28 は加熱金属を具備しており、治具28で発生する熱はリ ードフレーム11モ介しでポリイミド棋1に印加され

> 【0077】上記ポリイミド展では、牛選体テップ2と リードフレーム1.1とも意思的に比除する絶縁 郎 材とし て従来より一般的に用いられているものであるが。 エ発・・ 明者はこのポリイミド展7を所定の表現条件下に強くこ とにより接着剤として無能することを発見した。 具体的 には、ポリイミド購了としてガラス症移点が100~3 ス年移点+100~200℃に加熱すると共に、1~1 ▽ k ● x / c m ′の押圧力を印加することにより、ポリ イミド銀7は接着剤として後期するようになる。

(0078)よって、本実施的では上記の点に住目し、 半端体テップ2とリードフレーム11とのほ合時に、 怡 具2 Bに設けられているヒータによりポリイミド級 7 モ ガラス低移点+100~200℃に加熱すると共に、治 具28の加工によりポリイミド項に1~10kg(/c m'の押圧力を印加する秩丸としている。これにより、 ポリイミド展7に推着剤として出発するようになり、キ 事体テップでとリードフレーム11とモポリイミド塩で を用いて後輩することが可能となる。

【0079】上記機成とすることにより、従来では必要 とされたポリイミド間モ半端なチップ2及びリードフレ ーム11と移着するための推着的は不差となり、 似品コ ストの危険及び半導体装置しの組み立て工芸の低減を図 ることができる。図20は、半導体チップ2とリードフ レーム11とがポリイミド駆?によりせるされた状態を 示している。

【0080】 前、半導体テップ2とリードフレーム11 こうにこは、ポリイミドは7を吊いて投合する方法に結 定されるものではなく、従来のようにポリイミド族の爪 面に推着剤を使布しておき、この接着剤によりポリイミ ド展を介在させた状態で半退めデップでとりードフレー ム11とを推合する方法を用いてもよい、この様成で は、ポリイミド届に大する速度制御及び存在力制のが不 群となり、複合工匠を中央にまれてもことができる。

ド3と半端はテップ2に形成されている電極パッド6と をワイヤ8で電気的に住放する技統工程が実施される。 【0082】 図21は、キャピラリ29を用いてワイヤ (例えば全ワイヤ) Eをリード3に形成されたポンディ ングパッド郎27(図16参照)と電極パッド6との間 に配設する処理を示している。展知のように、半速体装 置1の電気的特性を向上させる逆からはワイヤモの表さ は妊い方がよく、また半導体装置1の小型化層型化のた めにはワイヤ8は低ループであることが望ましい。

【0083】このため、ワイヤ8を配置するのに低ルー 10 により対止された構成となる。 プポンディング圧を採用することが望ましい。低ループ ポンディング法も種々の方法が建実されているが、例え ば先ず半導体チップでに形成されている点径パッドもに ワイヤ8をポンディングし、吹いて重直上方にキャピラ リ29を移動させたほに水平方向に移動させてリード3 にポンディングする。いわゆる逆打ち肚も用いる状成と してもよい。

【0084】上記のように、リード3と竜盛パッド6と を電気的に採載するのにワイヤボンディング性を用いる きる。また、リード3と電極パッド6との間におけるウ イヤ8の引き回しも比較的自由度を持って行うことがで きる。尚、図22は、接続工程を実施することによりり ード3と電極パッド6との間にワイヤ8が記載された状 练を示している.

【0085】上記のように復居工程を実施することによ り、年後パッド6とリード3とがワイヤ8により電気的 に投稿されると、我いて半導体チップ2の所定部分に封 止制度4を配設する對止制度配設工程が実施される。以 下、図23万至図25を用いてお止指数配設工程につい 10 て説明する.

**【0086】図23は、上記の各工権を実施することに** よりリードフレーム11、ワイヤ8年が記載された半導 はチップ2を全型30に装着した状態を示している。全 . 型30は上型31と下型32とにより構成されており。 リードフレーム11が上型31と下型32との間にクラ ンプされることにより、半導はチップでは必型30内に 気着される.

【0087】上型31は、中級化チップ2が装束された と当はするほ成とされている。英思9の高さとクレドー ル33の声さは等しいため、よって上型31の形状は平 紙形状とされている。また、下型3.2 は葉草された二点 体チップ2の側部に空間部を有したキャピティ形状を有 しており、また半途体チップ2の区における底面はギャ ピティ33の歴史と当様でを構成とされている。

【0088】このように、対心単語記録工程で乗いると

装置1の製品コストの低級に寄与することができる。 (0089) 図24は金型30に対止用盾4(製地で示 す)を見填した伏螂を示している。金製30に対止を指 4 を充填することにより、半選件チップ2の下型3 1 と 当推した上面(図2.3 万至図2.5 では下郎に位置する) を除く外席面は対止相互4により対止される。また、半 達はチップ2の仮節に記立されているリード3及びワイド 十8も対止投稿4により封止された状態となる。また、 突尼9も上型31と当ほしている蜈螂を除き封止権指々

[0090] 図25は、針止蝦靡4が充填処理された半 編化チップ2モ企型30から雑型した状態を示してい る。前回に示されるように、半温体チップ2の上面 2 a は対止複雑4より基出しており、よってこの上面2aよ り半端体チップ 2 で発生する熱を効率よく放熱させるこ とができる。また、突起9の雑部9aも対止単段4から 外部に貧出しており、従ってこの常計98そ外部技統第 子として用いることができる。

【0091】図25に示される状態において、図中一点 ことにより、容易かつ高速度に技成処理を行うことがで、10 猛蛛で示す都所でリードフレーム11を切断することに より半導体装置を推成しても、図1に示す半導体装置1 と同様の効果を実現することができる。しかるに、図2 5に示す状態では、外部技際電子として風能する交起9 の雑載9aが封止供給4の表面と結面一となっているた め、実装基紙10に対する実装性が不良である。このた め、本実施例においては、対止総務配設工程が終了した 後、戦略90にパン部5を形成するパンプ形成工程を実 嬉している。以下、パンプ形成工程を図26万至図30 を用いて広明する。

【0092】パンプ形成工程においては、元丁四26に 示すように、封止程度4が配設された半導体チップ2の 全面に対してホーニング処理を行い、残留する指指無辱 を除去すると共に、突起9の攻部9 a を確実に外部に成 出させる。ホーニング処理が終了すると、思いて図27 に示すように、対止密度4が配放された半導体チップ2 モ半田度34に投票し、突起9の電転9aに半田を用い て外数メッキを行う(半田根を参照符号35で示す)。 この外名メッキに用いる半田としては、内えばPb:S n=1:9の起症にを有する半田の器用が考えられる。 状型で天尼9及びリードフレーム11のクレドール33 (0 回28は、上記の方はメッキにより英尼9の蛇郎9aに 半田職35が形成された状態を示している。

> 【0093】上記のように外弦メッキ処理が終了する と、戌いて半毎瓜35が形成された文尼9のは貼98に パンプ5が形成される。このパンプ5の形成方法として に居々の方法を展示することができ、例えば効率よくか つな名にパンプSもお成しうる狂寒ハンプ方性を用いて も成してもよい。 囚さらは、バンブミが突起らの攻抗を

リードフレーム11の切断処理が行われ、これにより、 図30に示される半層体程度1が形成される。尚、この リードフレーム11の切断処理に充立ち、切断処理を容 易にするためにリードフレーム11の切断堡所にハーフ エッチング処理を行ってもよい。

【0095】上記のように製造された半導体装置1に対 しては、続いて適正に作動するかどうかを以及するな故 工程が実施される。図31及び図33は、夫々異なる半 選集装置 1 の試験方法を示している。図3 1 に示される **塩数方法では、パンプ5を装着しうる機成とされたソケー10** ット36を用い、このソケット36に半導体基準1を築 **君することによりパーイン等のは駄を行うものである。** 【0096】また、四32に示されるは駄方法は、ブロ ープ37を用いて半事体位置1の以致を行う方法であ る。半導体整定1は、対止世前4の創業位置にリード3 の雑部が封止根据らから英出した模式とされている。本 試験方法では、これを利用して對止樹脂4から奪出した リード3にプロープ37を接触させて試験を行う機成と されている。よって、本試験方法を採用することによ り、中導体拡展1を実装差板10に実装した後において 10 も以款を行うことが可能となる。

【0097】図33は、半導体装置1モ実装基板10に実践する実施工程を示している。半導体装置1を実送番板1を実装予がたとしては、用知の値々の方法を採用すすることが可能である。例えば、赤外裂リフロー方法を用い、半導体装置1に設けられているパンプ5を実装基板10に形成されている電便配38にペーストラを用いて仮止めし、その上で赤外裂リフローがにおいてパンプ5を認起させることによりパンプ5と電便配38とを接合する方法を用いてもよい。

【0098】続いて、上記した半導体監索の製造方法の 変形例について収明する。図34万至図37は、天 4 突起9の変形例を示している。図34(A)、(B) に示される突起9Aは、その形状を内性伏とした様式で ある。また、図37(C)に示される突起9Bは、その 形状を角性状とした様式である。このように、突起9、 9A、9Bの平面形状は簡々認定できるものであり、パ ンプ5の様合性及び実装蓄低10に形成されている電低 338の形状をには、例えばエッチング性により突起 はである。具体的には、例えばエッチング性に示す突起形 はである。具体的には、例えばエッチング性に示す突起形 はである。具体的には、例えばエッチンが性に示す突起形 はである。具体的には、例えばエッチンが はである。具体的には、例えばエッチンが はである。具体的には、例えばエッチンが はである。具体的には、例えばエッチンが はである。具体的には、例えばエッチンが はである。具体的には、例えばエッチンでに示す な位は14に配数するマスク13の形状を電面選定する ことにより突む9、9A、9Bの平面形状を容易に所望 するに伏とすることができる。

【0099】また、図35 (A) に示される発展90の ように上面に内無状凹部を形成した機成としてもよく。 図35 (B) に示される異常りのように上面中央的に マグスエグ、人はペーン・ア・アンファック Eによれば、突起表面における面積を大きくすることができれンプラとの複合性の向上を図ることができる。 前、上記の突起9C~9Eは、リード3の所定突起形成 位面に、調査性接着所等を用いて固定された構成とされ でいる。

:0

【0100】また図35(D)に示すのは、リード3をプレス加工等により正確歴代文形させることにより交近9Fを形成したものである。このようにプレス加工与の歴性加工を用いて突起9Fを形成することにより、超めて容易に突起9Fを形成することができる。しかそに、この形成方法では、突起9Fの高さは歴性加工程界値を上随とし、それ以上の高さに放定することはできないという問題点も有する。

【0101】また、図36に示すのは、突起90日形成するのにワイヤボンディング技術を用い、スタッドパンプででつ突起発体位便に形成することにより突起90としたことを特定とするものである。図36(A)は突起90の形成方法を示しており、また図36(B)は突起90を拡大して示している。

【0102】上記のように、突起9Gモワイヤボンディング技術を用いスタッドパンプで形成することにより、任意の位置に突起9Gモ形成することが可能となり、外部技能被子となる突起9Gモ所定位置にお募に形成することができる。また、突起9Gの形成は、半進体技能の製造工程の内、技術工程においてワイヤ8の記収時に一括的に形成することが可能となり、製造工程の原轄化を図ることができる。

【0103】また、突起9Gのあさはスタッドパンプモ 複数螺模み乗ねて配数することにより任意に設定するこ とができる。図37(A)に示される突起9Hは、スタッドパンプモ3個程み集ねることにより図36(B)に示される1個のスタッドパンプにより突起9Gモ形成した様式に比べて高さを高くしたものである。

【0104】また突起の本さもあくする他の方法としては、中々?(B)に示されるように子のリード3にプロック状の基本性配材41を基準性理解所等により固定しておき、この基本性配材41を上部に図3?(C)に示されるようにスタッドパンプ42を形成し、積度された。最低性部材41とスタッドパンプ42とが協制して来で、第1を形成する構成としてもよい。この様式のは合う、スタリの本さは基本性部材41の本さにより決めらった。こととなるが、プロック状の基準性部材41に積々の大きさのものが提供されており、よって突起91の本さを任意に設定することができる。

【0105】 図3 8 は、ほち工権の支配例を示している。上記した実施例では、図16万里図20に示したように来るはチップ2とリードフレーム11 cを示文をは

ム11とも複合する異成としてもよい。

【0106】また、テーブ状体を刺45の配料位産は、 半導体チップ2の上面だけではなく、図38に示される ようリードフレーム11の下面にも立けてもよく、また リードフレーム11の下面のみに登けた様式としてもよ い。更に、テープ依接着剤45の配数範囲は、発症パッ ド6の形成位置を除く区中矢印义で示す範囲であれば、 自由に設定することができる。尚、テーブ状態者前45 は、牛等体チップ2とリードフレーム11とモ電気的に 絶縁する必要があるため、絶縁性推着限である必要があ

【0107】図39万至図42は、接続工程の変形例を 示している。上記した実施例では、図21及び図22に 示されるように電極パッド6とリード3とを接続するの にワイヤ8を用いた核成を示したが、図39万至図42 に示す変形例では電極パッド6とリード3とを直接検接 するダイレクトリードホンディング (DLB) 方法を用 いたことを特徴としている。

【0108】図39及び図40に示す例では、リード3 を例えば母音衣疑助子に接続された複合始具46を用い 10 て直接的に双極パッド6に推合する検戒とされている。 しかるに、この保庇では監管技能動する複合治具46に より、電極パッド6にグメージが発生するおそれがあ

【0109】そこで図41及び図42に示す例では、テ め希望パッド6にスタッドパンプ47も配数しておき. このスタッドバンブ47にリード3を当住させた上で加 熱出具 4 8 を用いてスタッドパンプ 4 7 を加熱熔離し草 近パッド6とリード3を推脱する構成とされている。こ の接続方法によれば、変極パッド6が接張するおそれは 30 なく、接続工程の信頼性を向上させることができる。

【0110】また、図39万至図42に示した技統工程 によれば、ワイヤ8を用いて電値パッド6とリード3そ 技統する核紋に比べて電気抵抗を低減できるため、半導 体装置1の母気特性を向上させることができ、高速の半 3年テップでに対応することができる。

(0111)図43万至図44は、対止製造配設工程の 文形例を示している。上記した実施的では、図23及び 図24に示されるように全型30を検成する下型32の キャピティ 医面は半導体テップ 2 の上面 2 a と直接当後(1) も図ることができる。また、は未使 5 花敷の発明によれ し、この上面ですには政熱特性を向上させる間から対止 形態 4 が配益されない良成とされていた。

【0112】しかろに、半導体装置1が使用される装填 が迸しい(例えば、多茂葉埃)等には盆無性よりも耐症 性等をより必要とする場合が生じ、このような場合には 好止密館 4 により 半選 はチップ 2 を完全に昇止する必要 がある。回くる及び回くらに示す金型をOは、半点はチ リブスを対立を担立で完全に対立ても構成ともかでい.

ャピティ52が、図43に示されるように半端はチップ 2の外角節から紅帆しており、よって図44に示される ように封止閉路 4 を会型に見ばした状態で半速体チップ シニル上に針止樹脂々に封止された保証となる。このよ うに、半導体チップ2に対する対止機能4の配設位置 は、重要30、50に形成されるキャビディ33、52 の形状を確立変更することにより任意に改定することが できる.

(0114)また、上型31にリード3に形成された兵 起りを禁棄する凹部を形成しておくことにより、逆45 に示されるような疾起9が対止側距4から大きく突出し た供成の半導体禁匿60モ形式することも可能である。 図45に示す半導体装置60は、 交配9が対止制度もか ら大きく英出しているため英語基板10に対する英葉性 は良好であり、よって飛記した実施病に係る半路は基産 1のようにパンプ5を設ける必要はなく、半端は表置 6 0の製造工程の簡単化を図ることができる。

(0115)

【発明の効果】上述の如くな発明によれば、下足の症々 の効果を実現することができる。森水項1及び建業項2 記載の発明によれば、半点はチップは対止困難により封 止されるため、耐熱性、磁敏的弦度及び耐風性を向上さ こうことができる。また、電医パッドとリードとの間で 記載を引き回すことができるため、リードのレイアウト を草匠パッドのレイアウトに拘わらず設定することが可 能となり、実装を板とのマッチング性を向上させること ができる。また、対止樹口は引き回された記録を確実に 保護するためこれによっても信頼性を向上させることが でき、また外部技技電子は対止附背から貸出しているだ の実施基板との電気的投税を収集に行うことができる。 【0116】また、技术項3尼収の発明によれば、進术 半導体チップとリードとの地段材として配収されるポリ イミド項を接着剤として用いてるため、半端体チップと リードの絶縁と誰合を一括的に行うことができ、よって 絶縁材と依着期とも別価に応収する構成に比べて検治の

【01】7】また、技术項4記載の発明によれば、交起 モリードと一体的に形成したことにより、交易とリード **モ別国の材料により構成する場合に比べて構造の原単化** ば、配鉄としてワイヤを用いたことにより、何思したる ザベンドとリードとの間における配達の引き回しを容易 に行うことができる。

原単化及び製造の容易化を図ることができる。

【0118】また、波水圧6記載の発明によれば、突長 にパンプモ形成したことにより、交配を直接実営基紙に 実はする様式に比べて、半導体温度の実体基度への反抗 を容易に行うことができる。また、建水油で花むの黒蛇 だばれば、現在でぬりた。アプログランとは存在するでき

横成としているため、リードと半端体チップとの絶縁と 複合を一括的に行うことができる。

【0119】また、促統工程では半導体テップに形成さ れている電板パッドと向記り一ドとも配款を引き回し接 戌するため、この引き回しも藩重設定することにより。 **宅医パッドのレイアウトに対してリードのレイアウトモ** 変更することが可能となる。また、半導体装置はリード 形成工程、複合工程、複数工程及び対止根据配款工程の 4 工程のみで製造される。このように少ない工程で半さ 体装定が製造されるため、生産効率を向上させることが、10 【図7】本見明に係るリードフレームの製造方法の末1 てきる.

【0120】また、数求項8記載の発明によれば、ポリ イミド級に印加する歴度等を所定範囲内に制図すること なく推合処理を行うことができるため、独合処理を容易 に行うことができる。また、証本項8記載の発明によれ ば、技味工程で、電極パッドとリードとモダイレクトリ ードポンディング法を用いて電気的に接続するため、層 単かつ確実に電医パッドとリードとの技数処理を行うこ とができる.

気によれば、アウターリード部のリードピッチに対して インナーリード部のリードピッテが小さく設定されてい **ろため、インナーリード部が電気的に接取される半導体** チップの名様パッドの配位ピッチが小さくてもこれに対 応させることができ、かつ実装基板と考気的に接続され るアウターリード部のリードピッチは大きいため、支票 苗仮への実装性を向上させることができる。また、交尼 がアウターリード邸に形成されることにより、この突起 そ外部技法母子して用いることができ、これによっても 実装住を向上させることができる。

【0122】また、技术項12及び技术項13記載の発 別によれば、交配が一体的に形成された数ピッチのリー ドモ客島に形成することができる。また、如果項14記 粒の見明によれば、リードパターンを形式するリードパ ターン形成工匠と、交配を形成する交配形成工程とも別 四に行うことにより、各材の厚さも英尼の高さに向わら 丁逆走することができ、よって厚い益材を用いることに よりリードパターンの女ピッチ化を図ることができる。 また。突呂形成工程においては、任意の高さを有する突 起を形成することが可能となり、設計の自由度を向上さ 40 ド菜を配益する処理を放明するための包である。 せることができる。

【0123】更に、技术項15万至17定数の兄弟によ 八は、英尼形成工程において英尼の形成を容易に行うこ とがてきる.

【図面の原準な数明】

【簡1】 本発味の一変始的である半温は盆屋を示す断面 日である。

(アス) せいはっしかはのコメスティルデザイニティエ

示す底面図である。

【図4】 本見明の一変第四である半端体装置の変形のを 示す底面図である。

【図 5】 本発明に任るリードフレームの製造方住の会 〕 実筋例を反射するための感であり、 基材を示す区であ ъ.

【図 6】 本発明に扱るリードフレームの製造方法の第3 実施例を説明するための区であり、所述位置にマスクを 足なした世界を示す品である。

実施例を説明するための感であり、第1のエッチングエ 程が終了した状態を示す図である。

【図8】本見朝に係るリードフレームの製造方法の第1 実施例を説明するための邸であり、所定位置にマスクを 配数した状態を示す必である。

【図9】本見朝に伝るリードフレームの設造方法の第1 実施例を放射するための配であり、完成したリードフレ ームモデす団である。

【図10】本見明に紙るリードフレームの製造方法の邦 【0 1 2 1】また、技术項 1 0 及びは求項 1 1 記載の発 20 2 実施例を説明するための図であり。第 1 の差材を示す 包である。

> 【図11】本見明に低るリードフレームの製造方法の第一 2 実施例を説明するための図であり、 第 2 の基材を示す 包である。

【図12】本見朝に係るリードフレームの製造方法の第 2 実施例を説明するための図であり、第1の基材と第2 の基材を接合した状態を示す図である。

【図13】リードパターンと交配パターンとが重なり合 った部位を拡大して示す平面密である。

30 【図14】リードパターンと交起パターンとが重なり合 った節位を拡大して示す例面包である。

【囚15】本見明に係るリードフレームの製造方法の第 2 実施例を説明するための図であり、完成したリードフ レームを米す図である。

【回16】本見味に係る半高体装置の製造工程の住台工 程を説明するための位であり、ポンディングパッド部の 形成を取明するための母である。

【図17】本発明に係る半進体装置の製造工程の符合工 役を説明するための回であり、半時体チップにポリイミ

【図18】本見明に係る半高体装置の製造工程の符合工 程を攻勢するための数であり、半路体チップにリードフ! レームを配収する処理を攻略するための図である。

【四19】本発明に係る半路体各面の製造工程の存合工 反を政勢するための包であり、ポリイミド膜を指着剤と して風味させて中心はチップとリードフレームとを混合 下る処理を説明でなための区である。

【図21】本発明に低る半導体装置の製造工程の接段工 怪を攻勢するための図であり、キャピラリを用いてワイ ヤの配は処理を行っている状態を示す図である。

【図22】本見明に任る半選体監督の製造工程の推改工 役を反明するための図であり、電極パッドとリードとの 間にワイヤが配設された状態を示す図である。

【図23】本見朝に係る半導体装置の製造工程の封止樹 灰配☆工程を説明するための図であり、半週はチップが **业型に装着された状態を放射するための図である。** 

【図24】本発明に係る半導体装置の製造工程の対止層 **応配設工程を説明するための図であり、企製に封止部版** が充填された状態を取明するための回である。

【図25】本発明に係る半導体装度の製造工程の対止機 脳配設工程を説明するための図であり、 樹脂封止された 半導体チップが企型から監型された状態を放明するため の似である。

【図26】本発明に係る半導体装置の製造工程のパンプ 形成工程を収明するための図であり、ホーニング処理を 実施している状態を示す図である。

【図27】本発明に係る半導体装置の製造工程のパンプ 形成工匠を説明するための図であり、外装メッキ処理を 英矩している状態を示す図である。

【図 2 8】 本発明に築る半導体装建の製造工程のパンプ 形成工程を改明するための型であり、外装メッキ処理が 終了した状態を示す図である。

【図29】本発明に係る半導体装置の製造工程のパンプ 形成工程を採明するための図であり、パンプを形成した 伏鉢モ示す図である.

【図30】本発明に係る半端体装置の製造工程のパンプ 30 9、9A~9 1 突起 形成工程を説明するための区であり、完成した半温は盐 屋を示す図である。

【図31】本発明に係る半選体基度の以鉄工程を説明す るための回であり、ソケットを用いては蚊を行う方圧を 示す図である。

【図32】本発明に係る半導体装置の試験工程を説明す るための感であり、ブローブを用いては数を行う方法を 示す感である.

【図33】半導体装置を英名基板に英名する実験工程を 最明するための因である。

【図34】突起の平面形状を異ならせた変形性を示す図 てある.

【図35】 突起の断面形状を長ならせた変形性を示す図

【図36】スタッドパンプにより交起を形成する株成を **最男するための②である。** 

【図37】スタッドバンブにより芽居を形成でも構成の

【図39】 歴史核成の変形的を示す区であり、電極バッ ドに直接リードを接接する方法を説明するための図であ

【図40】技統構成の変形病を示す図であり、電極パッ ドに直接リードが接続された状態を示す区である。

【図41】 は既核館の変形例を示す図であり、名板パッ ドにリードモスタッドパンプを介して推検する方法を決 男するための包である。

【図42】接続観点の変形的を示す図であり、電極パッ 10 ドにリードモスタッドパンプを介して技技した状態を示 す回てある.

【図43】対止部段記訟工程の変形所を取引するための 図であり、全型に半導体チップが基常された状態を示す 図である.


【図44】対止器線配設工程の変形例を説明するための 図であり、金型に対止世界が充填された状態を示す図で **53.** 


【図45】 突起が封止出版より大きく突出した後成の半 単体装置を示す回である。


#### 20 【符号の説明】


- 1.60 半磁体显示
- 2 単級体テップ
- 3 11-1
- 3 a インナーリード部
- 3 b アウターリード &
- 4 對止附四
- 5 パンプ
- 6 電極パッド
- 8 714
- - 10 英尔基板
  - 11.20 リードフレーム
  - 12 基料
  - 13.17 722
- 21 第1の番材
- 22 第2の基材
- 23 リードパターン
- 2.4 英紀パターン 28 松果
- 10 29 キャピラリ
  - 30.50 22
  - 3 1 上型
  - 3 2 . 5 1 下型
  - 33.52 #+ 254
  - 3 4 辛田福
  - 35 半巨塚
  - 41 84280


4.8 灰無指具


















ļ

### [2 4 5]



プロントページの技会

(72) 発明者 辛野 正

神奈川県川崎市中原区上小田中1015番

地 富士语株式会社内

(72)発明者 延択 哲也

神奈川県川崎市中原区上小田中1015番

地 富士通牒式会社内

(72) 発明者 脇 政樹

度児島県延摩部入来町制田5950番地 株式会社九州省士通エレクトロニクス内

## JAPANESE PATENT LAID-OPEN PUBLICATION NO. HEISEI 8-306853

### [TITLE OF THE INVENTION]

### SEMICONDUCTOR DEVICE, FABRICATION METHOD THEREOF,

5 AND FABRICATION METHOD FOR LEAD FRAME

### [CLAIMS]

10

15

1. A semiconductor device including a semiconductor chip provided with electrode pads formed to have a first pitch, leads electrically connected to the electrode pads by a wiring, respectively, and a resin encapsulate for encapsulating the semiconductor chip, wherein:

protrusions are formed on the leads, respectively, in such a fashion that they have a second pitch different from the first pitch; and

the resin encapsulate is arranged to encapsulate the wiring connected between the electrode pads and the leads while allowing the protrusions to be exposed.

- 2. A semiconductor device including a semiconductor chip provided with electrode pads formed to have a first pitch, leads electrically connected to the electrode pads by a wiring, respectively, and a resin encapsulate for encapsulating the semiconductor chip, wherein:
- 25 protrusions are formed on the leads, respectively, in

\$91561 vi

such a fashion that they have a second pitch different from the first pitch; and

the resin encapsulate has a thickness from a surface of the semiconductor chip formed with the electrode pacs not more than a height from the semiconductor chip surface to each protrusion, but not less than the height from the semiconductor chip surface to the wiring.

- The semiconductor device according to claim 1 or 2,
   wherein the semiconductor chip and the leads are bonded together
   by an adhesive comprised of a polyimide film.
- 4. The semiconductor device according to any one of claims 1 to 3, wherein each of the protrusions is formed in such a fashion that it is integrally with an associated one of the leads.
  - 5. The semiconductor device according to any one of claims 1 to 4, wherein the wiring comprises wires.

20

5

- E. The semiconductor device according to any one of claims 1 to 5, wherein each of the protrusions is formed with a bump.
- 7. A method for fabricating a semiconductor device

10

comprising the steps of:

forming leads each provided with a protrusion at a region where an outer connecting terminal is to be formed;

arranging a polyimide film on at least one of the leads and the semiconductor chip, pressing the leads and the semiconductor chip by a desired pressure while interposing the polyimide film between the leads and the semiconductor chip, and heating the polyimide film to a desired temperature to allow the polyimide film to serve as an adhesive, thereby bonding the leads and the semiconductor chip together;

connecting the electrode pads formed on the semiconductor chip to the leads by a wiring, respectively, thereby electrically connecting the electrode pads and the leads together; and

- forming a resin encapsulate adapted to partially or completely encapsulating the wiring and the semiconductor chip while allowing each of the protrusions to be exposed at a tip surface thereof.
- 8. The method according to claim 7, wherein a thermoplastic adhesive is applied to both surfaces of the polyimide film when the leads and the semiconductor chip are bonded together by the polyimide film at the bonding step.
- 9. The method according to claim 7 or 8, wherein the

electrode pads and the leads are electrically connected together using a direct lead bonding process at the connecting step.

10. A lead frame provided with a plurality of leads each having an inner lead portion and an outer lead portion, wherein

the inner lead portion have a lead pitch less than a lead pitch of the outer lead portions, and each of the outer lead portion has a protrusion integrally formed therewith.

- 10 Il. The lead frame according to claim 10, wherein the lead pitch (Pout) of the outer lead portions is substantially equal to the thickness (W) of each lead at a region where the protrusion is formed, and the lead pitch (Pin) of the inner lead portions corresponds to about half the lead pitch (Pout) of the outer lead portions (Pin = Pout/2).
  - 12. A method for fabricating a lead frame according to claim 10 or 11, comprising:
- a primary etching step for conducting a half-etching

  process for a blank while using a mask arranged on the blank at the protrusion forming region; and
  - a secondary etching step for conducting a half-etching process for the blank while using a mask arranged on the blank at the lead forming region.

25

13. A method for fabricating a lead frame according to claim 10 or 11, comprising the steps of:

preparing a first blank and a second blank respectively having thicknesses selected in such a fashion that they have a total thickness corresponding to the height of the protrusions when they are overlapped with each other;

forming a lead pattern having a planar shape corresponding to the shape of the leads on the first blank;

forming a protrusion pattern on the second blank in such

a fashion that the protrusion pattern is arranged at the

protrusion forming region;

overlapping the first blank formed with the lead pattern and the second blank formed with the protrusion pattern together, and bonding the first and second blanks to each other in such a fashion that the lead pattern and the protrusion pattern are overlapped with each other at the protrusion forming region; and

removing unnecessary portions of the first and second blanks.

20

25

15

5

14. A method for fabricating a lead frame according to claim 10 or 11 comprising the steps of:

forming a lead pattern having a planar shape corresponding to a shape of the leads on a blank; and forming the protrusions at a desired region on the lead

591561 vi

pattern after completion of the lead pattern forming step.

- 15. The method according to claim 14, wherein the protrusion forming step is achieved by overlapping one or more bumps on the lead pattern at a desired region to form the protrusion.
- 16. The method according to claim 14, wherein the protrusion forming step is achieved by arranging a conductive member on the lead pattern at a desired region to form the protrusion.
- 17. The method according to claim 14, wherein the protrusion forming step is achieved by subjecting a desired portion of the lead pattern to a plastic shaping process to form the protrusion.

# [DETAILED DESCRIPTION OF THE INVENTION] [FIELD OF THE INVENTION]

The present invention relates to a semiconductor device, a method for fabricating the semiconductor device, and a method for fabricating a lead frame used in the semiconductor device.

In particular, the present invention relates to a semiconductor device having a structure encapsulating a semiconductor chip and leads by resin, a method for fabricating the semiconductor

10

20

25

device, and a method for fabricating a lead frame used in the semiconductor device.

The recent trend of electronic appliances to be downsized has resulted in efforts to achieve an increased density
and increased mounting efficiency of semiconductor devices. It
is also expected to obtain an improvement in the reliability of
electronic appliances. In addition, there is demand for an
improvement in the reliability of semiconductor devices.
Furthermore, it is expected for semiconductor devices to achieve
a reduction in costs.

Accordingly, developments of semiconductor devices capable of satisfying the above mentioned demands are strongly required.

### 15 [DESCRIPTION OF THE PRIOR ART]

Recently, a flip chip type mounting structure has been proposed as a scheme capable of achieving a high-density mounting. Such a flip chip type mounting structure is widely used in multi chip modules (MCMs). In accordance with the flip chip mounting scheme applied to MCMs, no resin encapsulate is formed. Instead, bumps are formed on electrode pads of a semiconductor chip (bare chip), respectively. In this case, mounting of the bare chip is achieved by bonding the bare chip to electrode portions formed on a circuit board (mother board) in a face down bonding fashion.

20

25

In accordance with the use of the flip chip type mounting structure, it is possible to mount semiconductor devices on a mother board at a high density. An improvement in electrical characteristics is also achieved because the semiconductor devices are electrically connected to the mother board by means of bumps directly formed on the bare chips of the semiconductor devices.

### [SUBJECT MATTERS TO BE SOLVED BY THE INVENTION]

However, the bare chips not encapsulated by resin involve problems in that they exhibit a degradation in heat resistance, mechanical strength, and temperature resistance. Furthermore, since bumps are directly formed on electrode pads formed on each bare chip, the layout of the electrode pads formed on the bare chip is rendered to be the layout of outer connecting terminals (bumps) as it is.

Generally, semiconductor chips have different layouts of electrode pads thereof in accordance with the manufacturers thereof. Accordingly, even for semiconductor devices having the same function, the user should design a wiring pattern of the mother board to match the kind of those semiconductor devices (manufacturer). In the conventional mounting structure using bare chips, there are problems of a degradation in the matching ability of semiconductor devices to the mother board and an increased burden to the user because no standardization for

10

15

25

outer electrode terminals of semiconductor devices is made.

In order to solve the above mentioned problems, the standardization may probably be made by processing the surface of a chip and forming a wiring on the processed chip surface. However, this scheme requires a number of processes with a high accuracy to form a desired wiring. Furthermore, there are problems of an increase in costs and a degradation in the efficiency of production.

The present invention has been made in view of the above mentioned problems, and an object of the invention is to provide a semiconductor device, a method for fabricating the semiconductor device, and a method for fabricating a lead frame used in the semiconductor device, which are capable of achieving a standardization of outer electrode terminals to keep the reliability of a semiconductor chip used, a reduction in costs, and an improvement in the efficiency of production.

[MEANS FOR SOLVING THE SUBJECT MATTERS]

The above subject matters can be solved by the following 20 means.

The invention of claim 1 is characterized by a semiconductor device including a semiconductor chip provided with electrode pads formed to have a first pitch, leads electrically connected to the electrode pads by a wiring, respectively, and a resin encapsulate for encapsulating the

10

15

20

25

semiconductor chip, wherein: protrusions are formed on the leads, respectively, in such a fashion that they have a second pitch different from the first pitch; and the resin encapsulate is arranged to encapsulate the wiring connected between the electrode pads and the leads while allowing the protrusions to be exposed.

The invention of claim 2 is characterized by a semiconductor device including a semiconductor chip provided with electrode pads formed to have a first pitch, leads electrically connected to the electrode pads by a wiring, respectively, and a resin encapsulate for encapsulating the semiconductor chip, wherein: protrusions are formed on the leads, respectively, in such a fashion that they have a second pitch different from the first pitch; and the resin encapsulate has a thickness from a surface of the semiconductor chip formed with the electrode pads not more than a height from the semiconductor chip surface to each protrusion, but not less than the height from the semiconductor chip surface to the wiring.

The invention of claim 3 is characterized by the semiconductor device according to claim 1 or 2, wherein the semiconductor chip and the leads are bonded together by an adhesive comprised of a polyimide film.

The invention of claim 4 is characterized by the semiconductor device according to any one of claims 1 to 3, wherein each of the protrusions is formed in such a fashion that

it is integrally with an associated one of the leads. The invention of claim 5 is characterized by the semiconductor device according to any one of claims 1 to 4, wherein the wiring comprises wires.

The invention of claim 6 is characterized by the semiconductor device according to any one of claims 1 to 5, wherein each of the protrusions is formed with a bump. The invention of claim 4 is characterized by a method for fabricating a semiconductor device comprising the steps of: 10 forming leads each provided with a protrusion at a region where an outer connecting terminal is to be formed; arranging a polyimide film on at least one of the leads and the semiconductor chip, pressing the leads and the semiconductor chip by a desired pressure while interposing the polyimide film 15 between the leads and the semiconductor chip, and heating the polyimide film to a desired temperature to allow the polyimide film to serve as an adhesive, thereby bonding the leads and the semiconductor chip together; connecting the electrode pads formed on the semiconductor chip to the leads by a wiring, respectively, thereby electrically connecting the electrode pads and the leads together; and forming a resin encapsulate adapted to partially or completely encapsulating the wiring and the semiconductor chip while allowing each of the protrusions to be exposed at a tip surface thereof.

25 The invention of claim 8 is characterized by the method

20

10

15

20

25

according to claim 7, wherein a thermoplastic adhesive is applied to both surfaces of the polyimide film when the leads and the semiconductor chip are bonded together by the polyimide film at the bonding step.

The invention of claim 9 is characterized by the method according to claim 7 or 8, wherein the electrode pads and the leads are electrically connected together using a direct lead bonding process at the connecting step.

The invention of claim 10 is characterized by a lead frame provided with a plurality of leads each having an inner lead portion and an outer lead portion, wherein the inner lead portion have a lead pitch less than a lead pitch of the outer lead portions, and each of the outer lead portion has a protrusion integrally formed therewith.

The invention of claim 11 is characterized by the lead frame according to claim 10, wherein the lead pitch (Pout) of the outer lead portions is substantially equal to the thickness (W) of each lead at a region where the protrusion is formed, and the lead pitch (Pin) of the inner lead portions corresponds to about half the lead pitch (Pout) of the outer lead portions (Pin = Pout/2). The invention of claim 12 is characterized by a method for fabricating a lead frame according to claim 10 or 11, comprising: a primary etching step for conducting a half-etching process for a blank while using a mask arranged on the blank at the protrusion forming region; and a secondary etching step for

10

15

20

conducting a half-etching process for the blank while using a mask arranged on the blank at the lead forming region.

The invention of claim 13 is characterized by a method for fabricating a lead frame according to claim 10 or 11, comprising the steps of: preparing a first blank and a second blank respectively having thicknesses selected in such a fashion that they have a total thickness corresponding to the height of the protrusions when they are overlapped with each other; forming a lead pattern having a planar shape corresponding to the shape of the leads on the first blank; forming a protrusion pattern on the second blank in such a fashion that the protrusion pattern is arranged at the protrusion forming region; overlapping the first blank formed with the lead pattern and the second blank formed with the protrusion pattern together, and bonding the first and second blanks to each other in such a fashion that the lead pattern and the protrusion pattern are overlapped with each other at the protrusion forming region; and removing unnecessary portions of the first and second blanks.

The invention of claim 14 is characterized by a method for fabricating a lead frame according to claim 10 or 11 comprising the steps of: forming a lead pattern having a planar shape corresponding to a shape of the leads on a blank; and forming the protrusions at a desired region on the lead pattern after completion of the lead pattern forming step.

The invention of claim 15 is characterized by the method

10

according to claim 14, wherein the protrusion forming step is achieved by overlapping one or more bumps on the lead pattern at a desired region to form the protrusion.

The invention of claim 16 is characterized by the method according to claim 14, wherein the protrusion forming step is achieved by arranging a conductive member on the lead pattern at a desired region to form the protrusion.

The invention of claim 17 is characterized by the method according to claim 14, wherein the protrusion forming step is achieved by subjecting a desired portion of the lead pattern to a plastic shaping process to form the protrusion.

#### [FUNCTIONS]

Each of the above mentioned means serves as follows.

In accordance with the invention of claims 1 and 2, it is possible to achieve an improvement in heat resistance, mechanical strength, and temperature resistance. Since the electrode pads and leads are connected together using wires, it is possible to set the layout of the leads irrespective of the layout of the electrode pads. An improvement in the matching ability of the semiconductor device to the circuit board. The resin encapsulate provides an improvement in reliability because it surely protects the connected wires. Since the outer connecting terminals are exposed from the resin encapsulate, the electrical connection of the semiconductor device to the circuit

10

35

20

25

board can be surely provided.

In accordance with the invention of claim 3, the insulating and bonding processes for the semiconductor chip and leads can be simultaneously conducted because the polyimide film, as an insulating member, interposed between the semiconductor chip and the leads serves as an adhesive.

Accordingly, it is possible to simplify the structure of the semiconductor device while achieving an easy fabrication of the semiconductor device, as compared to the case in which the insulating member and the adhesive are separately provided.

In accordance with the invention of claim 4, each protrusion is integrally formed with an associated one of the leads. Accordingly, it is possible to achieve a simplification in structure, as compared to the case in which the protrusion and lead are formed using separate materials, respectively. In accordance with the invention of claim 5, a wire is used for the connection between the electrode pad and lead. Accordingly, it is possible to achieve an easy connection for the wire between the electrode pad and lead.

In accordance with the invention of claim 6, a bump is formed on each protrusion. Accordingly, it is possible to achieve an easy connection of the semiconductor device to the circuit board, as compared to the case in which the protrusion is directly mounted on the circuit board. In accordance with the invention of claim 7, the leads and semiconductor chip are

15

20

25

bonded together by maintaining the polyimide film at a certain temperature and a certain pressure, thereby causing the polyimide film to serve as an adnesive. Accordingly, the insulating and bonding processes for the leads and semiconductor chip can be simultaneously conducted.

Since each electrode pad formed on the semiconductor chip is connected to an associated one of the leads by means of a wire in the bonding process, it is possible to vary the layout of the leads with respect to the layout of the electrode pads by selecting an appropriate connection method. The fabrication of the semiconductor device involves only four processes, that is, a lead forming process, a bonding process, a connecting process, and a resin encapsulating process. Since the fabrication of semiconductor device is achieved using a reduced number of processes, as mentioned above, an improvement in production efficiency is obtained.

In accordance with the invention of claim 8, an easy bonding process can be achieved because the bonding process can be conducted without a control for the temperature applied to the polyimide film within a desired range.

In accordance with the invention of claim 9, the connection between the electrode pads and the leads can be simply and surely achieved because the electrode pads and leads are electrically connected together in accordance with a direct lead bonding process. In accordance with the invention of claim

10

15

10 and 11, the lead pitch of the outer lead portions is less than the lead pitch of the inner lead portions. Accordingly, the inner leads can cope with a small pitch of the electrode pads on the semiconductor chip to which the inner lead portions are electrically connected. Furthermore, the mounting efficiency of the semiconductor device to the circuit board is improved because the lead pitch of the outer lead portions electrically connected to the circuit board is large. Since each protrusion is formed on an associated one of the outer lead portions, it can be used as an outer connecting terminal. Accordingly, it further improves the mounting efficiency.

In accordance with the invention of claim 12, it is possible to form leads each integrally formed with a protrusion by conducting a primary etching process for the blank in accordance with a half-etching method in such a fashion that the blank has a reduced thickness at its portion except for the region to be formed with the protrusions and then conducting a secondary etching process for the thickness-reduced portion of the blank to form the leads.

The pitch of the leads is determined by the thickness of the blank upon forming the leads. In other words, it is only possible to form leads having a pitch substantially equal to the thickness of the blank. Accordingly, a reduced lead pitch can be obtained when the blank has a reduced thickness.

25 Meanwhile, where leads provided with protrusions are

10

15

20

25

formed, the thickness of the blank is determined by the height of the protrusions. It is impossible to form leads having a small pitch by simply etching the blank having a thickness equal to the height of the protrusions. In accordance with the present invention, however, it is possible to form leads having a small pitch, even when the leads have a structure provided with protrusions, by conducting a primary etching process for the blank in accordance with a half-etching method in such a fashion that the blank has a reduced thickness at its portion except for the region to be formed with the protrusions, and then conducting a secondary etching process for the thickness-reduced portion of the blank to form the leads. As apparent from the above description, the pitch of the protrusions can be reduced to a pitch substantially equal to the thickness of the blank.

In accordance with the invention of claim 13, the first and second blanks have thicknesses respectively selected in such a fashion that they have a total thickness corresponding to the height of the protrusions when they are overlapped with each other. For this reason, each of the first and second blanks has a thickness less than the height of the protrusions. In the lead pattern forming step, a lead pattern having the same shape as the whole shape of the leads is formed on the thin first blank. Accordingly, it is possible to reduce the lead pitch of the lead pattern formed in accordance with the above mentioned

10

15

20

25

relation between the blank thickness and lead pitch.

In the protrusion pattern forming step, a protrusion pattern is formed on the second blank in such a fashion that it is arranged at the protrusion forming region. In the bonding step, the first and second blanks are bonded together in a state in which they are overlapped with each other. The lead pattern and protrusion pattern are overlapped with each other at the protrusion forming region. The blank thickness at the protrusion forming region corresponds to a desired height of the protrusions. At the removing step, unnecessary portions of the blanks are removed, thereby forming leads.

Accordingly, a reduction in lead pitch is achieved

because the thickness of the blank used in the formation of the lead pattern is small. On the other hand, since the lead pattern and protrusion pattern are overlapped with each other at the protrusion forming region, it is possible to form protrusions having a desired thickness. In accordance with the invention of claim 14, the lead pattern forming step and the protrusion forming step are conducted in a separate fashion.

Accordingly, the thickness of a blank used can be selected irrespective of the height of the protrusion. Therefore, it is possible to reduce the pitch of a lead pattern when a thin blank is used. In the protrusion forming process, it is possible to form protrusions having an optional height. An improvement in the freedom of design is also achieved.

In accordance with the invention of claims 15 to 17, it is possible to easily conduct the protrusion forming process.

. -.

## [EMBODIMENTS]

Now, preferred embodiments of the present invention will be described in conjunction with the annexed drawings. Figs. 1 and 2 illustrate a semiconductor device 1 according to an embodiment of the present invention. Fig. 1 is a cross-sectional view of the semiconductor device 1 whereas Fig. 2 is a bottom view of the semiconductor device 1.

As shown in the figures, the semiconductor device 1 mainly includes a semiconductor chip 2, a plurality of leads 3, a resin encapsulate 4, and bumps 5. The semiconductor chip 2 is provided at the central portion of its lower surface with a plurality of electrode pads 6 arranged in a line. Each of the leads 3 has an inner lead portion 3a and an outer lead portion 3b. The leads 3 are bonded to the lower surface of the semiconductor chip 2 by means of a polyimide film 7.

The polyimide film 7 serves as an insulating member for electrically insulating the leads 3 from a circuit surface 2A formed on the lower surface of the semiconductor chip 2. The polyimide film 7 also serves as an adhesive for bonding the leads 3 to the semiconductor chip 2 as described hereinafter. Since the polyimide film 7 functions as both the insulating member and the adhesive, it is possible to simplify the

15

20

10

15

20

25

structure of the semiconductor device 1 which achieving an easy fabrication of the semiconductor device 1, as compared to the case in which the insulating member and the adhesive are separately provided.

wires 8 are arranged between the inner leads 3a and the electrode pads 6 of the semiconductor chip 2, respectively. The semiconductor chip 2 is electrically connected with the leads 3 by the wires 6, respectively. A protrusion 9 is formed at a desired position of the outer lead portion 3b included in each lead 3 in such a fashion that it is integral with the outer lead portion 3b. In most cases, the leads 3 having the above mentioned structure are arranged on the lower surface of the semiconductor chip 2. This arrangement is called a "lead on chip (LOC)" structure. By virtue of this arrangement, the semiconductor device 1 can be miniaturized.

The resin encapsulate 4 is made of, for example, epoxy resin. This resin encapsulate 4 is formed in accordance with a molding process, as described hereinafter. The resin encapsulate 4 is disposed at the lower surface and side surfaces of the semiconductor chip 2 to have desired thicknesses, respectively. In the illustrated embodiment, the resin encapsulate 4 does not exist at the upper surface of the semiconductor chip 2, that is, a heat dissipation surface.

The resin encapsulate 4 is configured in such a fashion that its thickness (indicated by the arrows H) from the surface

10

15

20

25

of the semiconductor chip 2 formed with the electrode pads  $\ell$ , that is, the lower surface of the resin encapsulate 4, is not more than the height (indicated by the arrows W; from the lower surface of the resin encapsulate 4 to the tip of the protrusion 9, but not less than the height (indicated by the arrows h) from the lower surface of the resin encapsulate 4 to the apex of a roof of the wire 8 (h  $\leq$  H  $\leq$  W). By virtue of this configuration, at least the tip 9a of each protrusion 9 is surely exposed from the resin encapsulate 4. In this case, the wires 8 and the leads 3, except for the exposed portions of the protrusions 9, are encapsulated by the resin encapsulate 4.

. ..

Since the semiconductor device 1 of this embodiment is configured in such a fashion that a desired portion of the semiconductor chip (that is, the portion except for the upper surface) is encapsulated by the resin encapsulate, it is possible to achieve an improvement in heat resistance, mechanical strength, and temperature resistance. Also, an improvement in the reliability of the semiconductor device 1 is achieved because the resin encapsulate 4 surely protects the wires 8. In addition, it is possible to surely obtain an electrical connection to a circuit board 10 because at least the tip 5a of each protrusion 9 serving as an outer connection terminal is surely exposed from the resin encapsulate 4.

Now, a description will be made in conjunction with a plurality of leads 3 arranged on the lower surface of the

10

15

20

25

semiconductor chip 2 while referring to Fig. 2. For the convenience of description, the resin encapsulate 4 arranged on the lower surface of the semiconductor chip 2 is removed from Fig. 2. As shown in Fig. 2, the leads 3 are configured in such a fashion that the lead pitch of adjacent inner lead portions la (indicated by the arrows Pin) is less than the lead pitch of adjacent outer lead portions 3b (indicated by the arrows Pout). In detail, the lead pitch Pin of the inner lead portions 3a corresponds to about half the lead pitch Pout of the outer lead portions 3b (Pin = Pout/2). The lead pitch Pout of the outer lead portions 3b is substantially equal to the thickness W of each lead 3 at a region where the protrusion 9 is formed.

Since the lead pitch Pin of the inner lead portions 3a is small as compared to the lead pitch Pout of the outer lead portions 3b, the inner lead portions 3a can cope with a possible small pitch of the electrode pads 6 of the semiconductor chip 2 to which the inner lead portions 3a are electrically connected. On the other hand, since the lead pitch Pout of the outer lead portions 3b (protrusions 9) electrically connected to the circuit board 10 is large, it is possible to achieve an improvement in the mounting efficiency of the semiconductor device 1 on the circuit board 10.

Meanwhile, the semiconductor device 1 according to the illustrated embodiment has a configuration in which the electrical connection of the electrode pads 6 arranged on the

semiconductor chip 2 to the circuit board 10 is not achieved by the bumps 5 directly formed on the electrode pacs 6, but achieved by the wires 8 arranged between the electrode pads 6 and the inner leads 3a. Accordingly, an electrical signal from each electrode pad 6 can be transferred to the outside of the semiconductor device 1 via the associated lead 3 and wire 6. This makes it possible to set the layout of the leads 3 irrespective of the layout of the electrode pads 6.

. ..

In the case of Fig. 2, electrical signals from the 30 electrode pads 6 centrally formed on the semiconductor chip 2 are outwardly transferred via the wires 8 and leads 3. Also, the protrusions 9, which serve as outer connecting terminals, are arranged at the peripheral portion of the semiconductor chip 2. Where the electrode pads 6 are formed at the peripheral 15 portion of the semiconductor chip 2, as shown in Fig. 3, it is possible to arrange the protrusions 9 serving as outer connecting terminals at a region inside the electrode pads 6 because electrical signals from the electrode pads 6 can be outwardly transferred via the wires 8 and leads 3. Furthermore, the protrusions 9 serving as outer connecting terminals may be arranged at a region outside the semiconductor chip 2, as shown in Fig. 4.

Since electrical signals from the electrode pads 6 can be outwardly transferred using the leads and wires 8, an improvement in the matching ability of the semiconductor device

20

30

1 to the circuit board 10 is achieved. It is also possible to easily set the layout of the protrusions 9, which serve as outer connecting terminals, to be the layout of standard outer connecting terminals. Accordingly, a reduction in the burden to the user of the semiconductor device 1 is achieved.

Now, a method for fabricating the semiconductor device 1 having the above mentioned configuration will be described. The semiconductor device 1 according to the present invention is fabricated using four basic processes, that is, a lead forming process, a bonding process, a connecting process, and a resin encapsulating process, along with two additional processes, that is, a bump forming process and a testing process. The fabrication method will be described in conjunction with the above mentioned processes, respectively.

Figs. 5 to 9 illustrate a first embodiment associated with the lead forming process. This lead forming process is a process for forming a lead frame 11 which is a blank for forming the leads 3. For the formation of the lead frame 11, a flat blank 12 is first prepared, as shown in Fig. 5. The blank 12 may be a lead frame blank made of, for example, 42 Alloy and having a thickness corresponding to the height W of the protrusions 9.

Thereafter, a mask 13 (indicated by small dots) is arranged on the blank 12, as shown in Fig. 6. The mask 13 covers a region (denoted by the reference numeral 14) to be

10

15

20

25

formed with the protrusions 9 and a region (denoted by the reference numeral 15) to be formed with cradles.

After the arrangement of the mask 13, a half-etching process (primary etching process) is conducted for the blank 11. In the illustrated embodiment, the half-etching process for the blank 12 is carried out in accordance with a wet etching method (of course, other etching methods, for example, a dry etching method, may be used). The etching time is set so that the thickness of an etched portion (the white portion in Fig. 6) corresponds to about half the thickness W of the plank 12 (W/2).

Fig. 7 shows a state in which the mask 13 is removed after completion of the half-etching process. In this state, the blank 12 maintains the thickness W only at its portion corresponding to the region 14 to be formed with protrusions 9 and its portion corresponding to the region 15 to be formed with cracles 15. The remaining portion of the blank 12 (denoted by the reference numeral 16) has a thickness corresponding to W/2 by virtue of the half-etching.

After completion of the half-etching process as mentioned above, the blank 12 is subjected to another etching process under the condition in which a mask 17 (indicated by small dots) is arranged to cover a region (denoted by the reference numeral . 18) to be formed with leads 3 along with the region 15 to be formed with cradles.

In accordance with the etching process (secondary etching

10

process), the portions of the blank 12 not covered with the mask 17 are removed. Thus, a lead frame 11 provided with a plurality of leads 3 having a structure as shown in Fig. 9 is obtained. If necessary, silver may be plated on a desired portion of the lead frame 11 (corresponding to the region formed with the leads 3).

The lead frame 11 formed as mentioned above has a structure in which each lead 3 has an inner lead portion 3a, an outer lead portion 3b, and a protrusion 9 integrally formed together. In this structure, the protrusion 9 has a thickness corresponding to W whereas the inner lead portion 3a and the outer lead portion 3b except for its part corresponding to the region formed with the protrusion 9 have a thickness corresponding to W/2.

The relation between the lead pitch and the thickness of the blank 12 will now be described. The pitch of the leads 3 is determined by the thickness of the blank 12 upon forming the leads 3. In other words, it is only possible to form leads having a pitch substantially equal to the thickness of the blank 12. Accordingly, a reduced lead pitch can be obtained when the blank 12 has a reduced thickness.

Meanwhile, where leads 3 provided with protrusions 9 are formed, the thickness of the blank 12 is determined by the height of the protrusions 9. It is impossible to form leads having a small pitch by simply etching the blank 12 having a

10

thickness equal to the height of the protrusions 9. In accordance with the present invention, however, it is possible to form leads 3 having a small pitch (the lead pitch Fin in Fig. 11a), even when the leads 3 have a structure provided with protrusions 9, by conducting a primary etching process for the blank 12 in accordance with a half-etching method in such a fashion that the blank 12 has a reduced thickness (a thickness corresponding to about W/2) at its portion except for the region 14 to be formed with the protrusions 9, and then conducting a secondary etching process for the thickness-reduced portion of the blank 12 to form the leads 3. For the same reason, the pitch Pout of the protrusions 9 (outer lead portions 3b) can be reduced to a pitch substantially equal to the thickness W of the blank 12.

For instance, where a typical lead frame blank having a thickness of 0.10 mm is used, it is possible to obtain a minimum pitch Pout of the outer lead portions 3b and protrusions 9 corresponding to 0.10 mm (Pout = 0.10 mm) and a minimum pitch Pin of the inner lead portions 3a corresponding to 0.05 mm (Pin = 0.05 mm). In the case of a typical lead frame blank having a thickness of 0.15 mm, it is possible to obtain a minimum pitch Pout of the outer lead portions 3b and protrusions 9 corresponding to 0.15 mm (Pout = 0.15 mm) and a minimum pitch Pin of the inner lead portions 3a corresponding to 0.075 mm (Pin = 0.075 mm). Where a typical lead frame blank having a thickness

15

20

of 0.20 mm is used, it is possible to obtain a minimum pitch.

Pout of the outer lead portions 3b and protrusions 9

corresponding to 0.20 mm (Pout = 0.20 mm) and a minimum pitch.

Pin of the inner lead portions 3a corresponding to 0.11 mm .Fin = 0.10 mm).

. ..

On the other hand, the position of each protrusion 9 is determined by the position of the mask 13 shown in Fig. 6. That is, the position of each protrusion 9 can be optionally determined by appropriately varying the position of the mask 13. For this reason, the positions of the protrusions 9 serving as outer connecting terminals can be set within a certain degree of freedom in accordance with a lead forming method included in the illustrated embodiment. Therefore, it is possible to easily form the protrusions 9 at predetermined positions for standard outer connecting terminals, respectively.

Next, a second embodiment associated with the lead forming process will be described. Figs. 10 to 15 illustrate the second embodiment associated with the lead forming process. For the formation of a lead frame 20 in this embodiment, a first blank 21 shown in Fig. 10 and a second blank 22 shown in Fig. 11 are first prepared.

The thicknesses of the blanks 21 and 22 are determined so that the total thickness obtained in an overlapping state of the blanks 21 and 22 corresponds to the height W of each protrusion 9. In this embodiment, the thicknesses of the blanks 21 and 22

10

15

20

25

are set to be W/2, respectively. The blanks 21 and 32 have different thicknesses, respectively, in so far as the total thickness obtained in an overlapping state of the blanks 21 and 22 corresponds to the height W of each protrusion 9.

frame material such as 42 ALLOY. This first blank 21 has a structure formed with a lead pattern 23 having the same pattern shape as that of the leads 3 when viewed in a plan view. This structure of the first blank 21 is obtained by previously conducting an etching process or a press-punching process for the first blank 21. However, the lead pattern 23 of the first blank 21 has no protrusion in accordance with this lead forming process, as different from the lead forming process in which the protrusions 9 are formed. Accordingly, the lead pattern 23 has a thickness of W/2 at the entire portion thereof. In Fig. 10, the reference numeral 25 denotes a position determining slot which is formed during the formation of the lead pattern 23.

On the other hand, the second blank 22 shown in Fig. 11 is made of a lead frame material such as 42 ALLOY. This second blank 22 has a structure formed with a protrusion pattern 24. This structure of the second blank 22 is obtained by conducting an etching process or a press-punching process for the second blank 22. The protrusion pattern 24 has a straight line pattern shape. In the protrusion pattern 24, regions to be formed with a certain number of protrusions 9 are arranged in parallel while

10

15

20

25

being laterally spaced from one another. In Fig. 11, the reference numeral 26 denotes a position determining slot which is formed during the formation of the protrusion pattern 24.

The first and second blanks 21 and 22 having the above mentioned structures are then overlapped with each other by vertically aligning the position determining slots 25 and 26 with each other. In the overlapping state, the first and second blanks 21 and 22 are bonded together. The bonding of the first and second blanks 21 and 22 may be achieved using a conductive adhesive or a welding process. Fig. 12 shows the bonded state of the first and second blanks 21 and 22.

In the bonded state of the first and second blanks 21 and 22, the protrusion pattern 24 of the second blank 22 overlaps with protrusion forming regions on the lead pattern 23 of the first blank 22.

Fig. 13 is a plan view illustrating, in a enlarged scale, the overlapping region between the lead pattern 23 and protrusion pattern 24. Also, Fig. 14 is a cross-sectional view illustrating, in an enlarged scale, the overlapping region between the lead pattern 23 and protrusion pattern 24. As shown in Figs. 13 and 14, the lead pattern 23 having a thickness of W/2 corresponding to half the total thickness of the blanks overlaps, in a cross fashion, with the protrusion pattern 24 having a thickness of W/2 corresponding to half the total thickness of the blanks. Accordingly, the regions to be formed

with the protrusions 9 have a thickness W corresponding to the total blank thickness. Accordingly, this thickness W is rendered to be the height of each protrusion 9 (Fig. 14).

After completion of the bonding process for the first and second blanks 21 and 22, the resulting structure is partially removed at its portion except for the portion where the lead pattern 23 and protrusion pattern 24 cross, using a pressing process or the like, thereby forming a lead frame 20 having leads 3 integrally formed with protrusions 9, as shown in Fig. 15.

Similarly to the lead frame 11 fabricated in accordance with the first embodiment, each lead 3 of the lead frame 20 fabricated in accordance with this embodiment has an inner lead portion 3a, an outer lead portion 3b, and a protrusion 9 integrally formed together. In accordance with this embodiment, the lead pattern 23 can be formed to have a small pitch because the first blank 21 has a thickness corresponding to W/2. This will be apparent by referring to the above mentioned relation between the lead pitch and the blank thickness.

Meanwhile, the position of each protrusion 9 is determined by the position of the protrusion pattern 24 formed at the second blank 22. That is, the position of each protrusion 9 can be optionally determined by appropriately varying the position of the protrusion pattern 24. For this reason, the positions of the protrusions 9 serving as outer

10

15

20

25

connecting terminals can be set within a certain degree of freedom in accordance with the lead forming method included in this embodiment. Therefore, it is possible to easily form the protrusions 9 at predetermined positions for standard outer connecting terminals, respectively.

After the lead frame 11 or 20 (in the following description, only the lead frame 11 will be referred) is fabricated in accordance with the above mentioned lead forming process, a bonding process for bonding the lead frame 11 and semiconductor chip 2 together is conducted. Now, the bonding process will be described in conjunction with Figs. 16 to 20.

In this bonding process, gold is plated on the inner lead portions 3a of the lead frame 11 at regions where wires 8 are to be bonded in a subsequent connecting process, thereby forming bonding areas 27, as shown in Fig. 16.

Also, a polyimide film 7 is arranged on the surface of the semiconductor chip 2 formed with the electrode pads 6 in such a fashion that only the electrode pads 6 are exposed. The polyimide film 7 is made of a polyimide material having a glass transition point of 100 to 300 °C. In the state of Fig. 17, the polyimide film 7 is simply in a state laid on the semiconductor chip 2. In order to prevent the polyimide film 7 from being separated from the semiconductor chip 2, accordingly, the semiconductor chip 2 is arranged in such a fashion that its surface formed with the electrode pads 6 is upwardly positioned.

10

15

20

25

In other words, the semiconductor chip 2 is in a bare chip state not encapsulated by resin. The polyimide film 7 may be previously formed on the semiconductor chip 2 during a wafer process for forming the semiconductor chip 2.

Subsequently, the lead frame 11 shown in Fig. 1E is laid on the semiconductor chip 2 on which the polyimide film 7 is laid. The leads 3 (inner lead portions 3a) formed on the lead frame 11 face, in a high accuracy, the electrode pads 6 formed on the semiconductor chip 2. Thus, the position of the lead frame 11 is determined.

After the lead frame 11 is laid in position on the semiconductor chip 2, as mentioned above, a die 28 is lowered to press the lead frame 11 against the semiconductor chip 2, as shown in Fig. 19. The die 28 is equipped with a heating unit. Heat generated from the die 28 is applied to the polyimide film 7 via the lead frame 11.

The polyimide film 7 typically serves as an insulating member for electrically insulating the semiconductor chip 2 and lead frame 11 from each other, as in conventional cases.

However, the inventors found the fact that the polyimide film 7 can serve as an adhesive when it is under a certain condition.

In detail, where the polyimide film 7 is made of a polyimide material having a class transition point of 100 to 300°C, it can serve as an adhesive when it is heated to a temperature higher than the glass transition point by 100 to 200°C while being

10

applied with a pressure of 1 to 10 Kgf/cm<sup>2</sup>.

In view of the above mentioned fact, the polyimide film I is heated to a temperature higher than the glass transition point by 100 to 200°C by the heater equipped in the die 18 upon bonding the semiconductor chip 2 and lead frame 11 to each other while being applied with a pressure of 1 to 10 Kgf/cmi by the die 28 in accordance with the present invention. Accordingly, the polyimide film 7 can serve as an adhesive. Thus, it is possible to bond the semiconductor chip 2 and lead frame 11 to each other by means of the polyimide film 7.

In accordance with the above mentioned configuration, it is unnecessary to use a separate adhesive for bonding the semiconductor chip 2 and lead frame 11 to each other, as compared to conventional cases using a polyimide film.

- Accordingly, it is possible to achieve a reduction in costs and a reduction in the number of processing steps used in the fabrication of the semiconductor device 1. Fig. 20 illustrates a state in which the semiconductor chip 2 and lead frame 11 are bonded to each other by the polyimide film 7.
- Although the bonding between the semiconductor chip 2 and lead frame 11 is achieved in accordance with the bonding method using the polyimide film 7, it may be achieved using other methods. For example, the bonding between the semiconductor chip 2 and lead frame 11 may be achieved using a method in which an adhesive is applied to both surfaces of the polyimide film

10

15

20

25

interposed between the semiconductor chip 2 and lead frame 11, as in conventional cases. Where this method is used, it is unnecessary to carry out a temperature control and a pressure control for the polyimide film. Accordingly, the bonding process is simply achieved.

After the semiconductor chip 2 and lead frame 11 are bonded to each other in accordance with the bonding process, a connecting process is carried out to electrically connect the leads 3 formed on the lead frame 11 to the electrode pads 6 formed on the semiconductor chip 2 by means of wires 8, respectively.

Fig. 21 illustrates a process for mounting each wire (for example, a gold wire) 8 between the bonding pad 27 (Fig. 16) formed on an associated one of the leads 3 and an associated one of the electrode pads 6 using capillaries 29. As well known, it is desirable for each wire 8 to be short in terms of an improvement in the electrical characteristics of the semiconductor device 1. On the other hand, in terms of a miniaturization and thinness of the semiconductor device 1, it is desirable for each wire 8 to have a low roof.

For this reason, it is preferred that a low-roof bonding process be used in mounting the wires 8. For such a low-roof bonding process, a variety of methods are known. For example, a method may be used in which each wire 8 is bonded at one end thereof to an associated one of the electrode pad 6 formed on

10

the semiconductor chip 2 and then bonded at the other end thereof to an associated one of the leads 3 by upwardly moving the capillary 29 associated with the other end of the wire 8, and then horizontally moving the capillary 29. A method called a "reverse stamping method" may also be used.

Since the leads 3 and electrode pads 6 are electrically connected together in accordance with the wire bonding process, it is possible to achieve the connecting process in an easy fashion and in a high accuracy. The shaping and connection of each wire 8 between the associated lead 3 and electrode pad 6 can be carried out within a certain degree of freedom. Fig. 22 illustrates the state of each wire 8 mounted between the associated lead 3 and electrode pad 6 after the connecting process is conducted.

After the leads and electrode pads 6 are electrically connected together in accordance with the connecting process, a resin encapsulating process is carried out to form a resin encapsulate 4 at a desired portion of the semiconductor chip 2. This resin encapsulating process will now be described in conjunction with Figs. 23 to 25.

Fig. 23 illustrates a state in which the semiconductor thip 2 mounted with the lead frame [1] and wires 8 is loaded in a moid 30. The mold 30 includes an upper mold 31 and a lower mold 32. The lead frame 11 is clamped between the upper and lower molds 31 and 32. Thus, the semiconductor thip 2 is mounted in

the mold 30.

5

10

15

20

25

The upper mold 31 is configured to come into contact with the protrusions 9 and the cradles 33 of the lead frame 11 in a loaded state of the semiconductor chip 2. Since the protrusions 9 have the same height as the cradles 33, the upper mold 31 maintains a flat plate shape. The lower mold 32 has a cavity defined with a space at each side of the semiconductor chip 2 loaded in the lower mold 32. The lower surface of the semiconductor chip 2 is in contact with the lower surface of the cavity 33.

Since the upper mold 31 used in the resin encapsulating process has a flat plate shape, and the cavity 33 defined in the lower mold 32 has a simple structure, it is possible to reduce the costs taken in the manufacture of the mold 30. Accordingly, a reduction in the costs taken in the fabrication of the semiconductor device 1 can be achieved.

Fig. 24 illustrates a state in which a resin encapsulate 4 (indicated by a number of small dots) is molded in the mold 30. As the resin encapsulate 4 is molded in the mold 30, the peripheral surface of the semiconductor chip 2 except for its upper surface (viewed as a lower surface in Figs. 23 to 25) contacting the lower mold 32 is encapsulated by the resin encapsulate 4. The leads 3 and wires 8 mounted to the lower surface of the semiconductor chip 2 are also encapsulated by the resin encapsulate 4. Also, each protrusion 9 except for its

10

portion contacting the upper mold 31 is encapsulated by the resin encapsulate 4.

Fig. 25 illustrates a state in which the semiconductor chip 2 encapsulated by the resin encapsulate 4 is unloaded from the mold 30. As shown in this figure, the upper surface last the semiconductor chip 2 is exposed from the resin encapsulate 4. Accordingly, it is possible to effectively dissipate heat generated from the semiconductor chip 2 at the exposed upper surface 2a. The end 9a of each protrusion 9 is also outwardly exposed from the resin encapsulate 4. Accordingly, the end 9a can be used as an outer connecting terminal.

A semiconductor device is obtained by cutting the lead frame 11 from the structure shown in Fig. 25 along portions indicated by a dotted line in Fig. 25. Although this 15 semiconductor device can achieve the same effect as the semiconductor device shown in Fig. 1, 11 exhibits a degradation in the mounting efficiency thereof to the circuit board 10 because the end 9a of each protrusion 9 serving as an outer connecting terminal is substantially flush with the surface of 20 the resin encapsulate 4, as shown in Fig. 25. To this end, in accordance with the illustrated embodiment, a bump forming process for forming a bump 5 on the end 9a is conducted after completion of the resin encapsulating process. Hereinafter, the bump forming process will be described in conjunction with Figs. 25 26 to 30.

10

20

25

In the bump forming process, the semiconductor chip  $\tilde{z}$ encapsulated by the resin encapsulate 4 is subjected to a homing process at the entire surface thereof, as shown in Fig. 26. By this honing process, a resin layer existing on the end Pa of each protrusion 9 is completely removed, there causing the end Sa to be completely exposed. After completion of the noning process, the semiconductor chip 2 encapsulated by the resin encapsulate 4 is immersed in a solder bath 34, thereby causing the end 9a of each protrusion 9 to be plated by solder. The placed solder film is denoted by the reference numeral 35. The solder used in the solder plating process may be one having a composition of Pb : Sn = 1 : 9. Fig. 28 shows a state in which a solder film 35 is formed on the end 9a of each protrusion 9 in accordance with the solder plating process.

15 After completion of the above mentioned solder plating process, a bump 5 is formed on the end 9a of each protrusion 9 formed with the solder film 35. The formation of the bump 5 may be carried out using various methods. For example, a conventional bump forming method capable of effectively and easily forming bumps 5 may be used. Fig. 29 shows a state in which bumps 5 are formed on the ends 9a of the protrusions 9, respectively.

After the formation of the bump 5 on the end 9a of each protrusion 9, a process for cutting the lead frame 11 at positions indicated dotted lines in Fig. 29 is carried out.

After the cutting process is completed, a semiconductor bevice I shown in Fig. 30 is obtained. Prior to the process for cutting the lead frame 11, the portions of the lead frame 11 to be out may be subjected to a half-etching process in order to allow the cutting process to be more easily conducted.

A testing process is them conducted for the semiconductor device 1 fabricated as mentioned above, in order to determine whether or not the fabricated semiconductor device 1 operates normally. Figs. 31 to 33 illustrate different testing methods for the semiconductor device 1, respectively. The testing method shown in fig. 31 uses a socket 36 having a configuration for mounting the bumps 5. In accordance with this testing method, a test such as a burning test is conducted in a state the semiconductor device 1 is mounted on the socket 36.

The testing method shown in Fig. 32 is a method for testing the semiconductor device 1 using probes 37. The semiconductor device 1 has a structure in which the end of each lead 3 is exposed from the side surface of the resin encapsulate 4. In view of this structure of the semiconductor device 1, the testing method is adapted to test the semiconductor device 1 using the probes 37 contacting the leads 3 exposed from the resin encapsulate 4. In accordance with this testing method, it is possible to conduct the testing process even after the semiconductor device 1 is mounted on the circuit board 10.

25 Fig. 33 illustrates a mounting process for mounting the

10

15

20

semiconductor device 1 on the circuit board 10. The process for mounting the semiconductor device 1 on the circuit board 10 can be achieved using a variety of well-known methods. For instance, an infrared reflow method may be used. In accordance with this infrared reflow method, each pump 5 formed on the semiconductor device 1 is temporarily fixed to an associated one of electrode portions 38 formed on the circuit board 10 suing a paste. The bump 5 is then melted by an infrared reflow furnace arranged over the semiconductor device 1, thereby causing it to be bonded to the associated electrode portion 38.

Now, examples modified from the above mentioned semiconductor device fabrication method will be described.

Figs. 34 to 37 illustrate modified structures of the protrusions 9, respectively. Figs. 34A and 34B illustrate a protrusion 9A having a circular column shape, respectively. Also, Fig. 34C illustrates a protrusion 9B having a square column shape. That is, the protrusion may have various planar shape, as in the protrusions 9, 9A, and 9B. The protrusion can have an optional shape in accordance with the bonding characteristics of the bump 5 and the shape of the electrode portion 38 formed on the circuit board 10. For example, the protrusion 9, 9A or 9B is formed using an etching method, it can have a desired planar shape by appropriately selecting the shape of the mask 13 arranged at the protrusion forming region 14 shown in Fig. 6.

25 The protrusion may also have a structure provided with a

10

: 5

round recess at the upper surface thereof, as in the protrusion 9C shown in Fig. 35(A). Also, the protrusion may have a structure provided with a lump at a central portion of the upper surface thereof, as in the protrusion 9D shown in Fig. 35B. The protrusion may also have a structure provided with a rectangular recess at a central portion of the upper surface thereof, as in the protrusion 9E shown in Fig. 35C. In all the protrusions 9C to 9E, it is possible to obtain an increased protrusion surface area resulting in an improvement in the bondability to the bump 5. Furthermore, the protrusions 9C to 9E are adapted to be fixed to the lead 3 at a desired protrusion forming region.

Referring to Fig. 35D, a protrusion 9F is illustrated which is formed in accordance with a direct plastic deformation of the lead 3 by a pressing process. In this case, the protrusion 9F can be easily formed using a desired process such as a pressing process. However, this method has a problem in that the protrusion 9F cannot have a height more than a limitation for the plastic deformation.

Referring to Fig. 36, a protrusion 9G is illustrated

which is formed by forming a stud bump at a desired protrusion forming region in accordance with a wire bonding technique.

Fig. 36A illustrates a method for forming the protrusion 9G whereas Fig. 36B illustrates, in an enlarged scale, the protrusion 9G.

Where the protrusion 9G is formed to have a stud bump

shape in accordance with a wire bonding technique, it is possible for the protrusion 9G to be formed at an optional position. The protrusion 9G serving as an outer connecting terminal can also be easily formed at a desired position. The formation of the protrusion 9G can be achieved simultaneously with the mounting of the wires 9 conducted in the connecting process included in the semiconductor device fabrication process. Thus, the entire fabrication process is simplified.

The height of the protrusion 9G can be optionally set by vertically overlapping a plurality of stud bumps together.

Referring to Fig. 37A, a protrusion 9H is illustrated which is formed by vertically overlapping three stud bumps together. In this case, the protrusion 9H has an increased height, as compared to the protrusion 9G of Fig. 36B constituted by one stud bump.

Another method for increasing the height of the protrusion is illustrated in Fig. 37B. In accordance with the method of Fig. 37B, a conductive member 41 having a plug shape is fixed to the lead 3 by means of a conductive adhesive. A stud bump 42 is then formed on the conductive member 41, as shown in Fig. 37C, so that the overlapping conductive member 41 and stud bump 42 cooperate to form a protrusion 9I. In this case, the height of the protrusion 9I is determined by the height of the conductive member 41. Accordingly, the height of the protrusion 9I can be optionally set by using a plug-shaped

conductive member having a diverse size for the plug-snaped conductive member 41.

fig. 36 illustrates a modified bonding process. Although the semiconductor chip 2 and lead frame 11 are bonded together using the polyimide film 7 serving as an adhesive under a certain condition in accordance with the above mentioned embodiment, as shown in Figs. 16 to 20, they may be bonded together using a tape-shaped adhesive 45 in place of the polyimide film 7.

The tape-shaped adhesive 45 may be formed not only at the upper surface of the semiconductor chip 2, but also at the lower surface of the lead frame 11, as shown in Fig. 38.

Alternatively, the tape-shaped adhesive 45 may be formed only at the lower surface of the lead frame. Furthermore, the distribution range of the tape-shaped adhesive 45 may be freely set in so far as it is within a range indicated by the arrow X in Fig. 38, except for the region where the electrode pads 6 are formed. In addition, it is necessary for the tape-shaped adhesive 45 to be an insulating adhesive because the semiconductor chip 2 and lead frame 11 should be electrically insulated from each other.

Figs. 39 to 42 illustrate modified embodiments of the connecting process, respectively. Although the wires 8 are used for the connection between the electrode pads 6 and the leads 3 in accordance with the above mentioned embodiment, as shown in

15

20

Figs. 21 and 22, a direct lead bonding method is used to directly bond the electrode pads and leads 3 together in accordance with the modified embodiments of Figs. 39 to 42.

In the embodiment of Figs. 39 and 40, each lead 3 is directly bonded to an associated one of the electrode pack it using a bonding tool 46 connected to, for example, an ultrasonic vibrator. In this configuration, however, the electrode pad 6 may be damaged by the bonding tool 46 vibrating at an ultrasonic frequency. In the embodiment of Figs. 41 and 42, a stud bump 47 is mounted on each electrode pad 6. The stud bump 47 is then melted by a heating unit 48 in a state in which it comes into contact with the lead 3, thereby causing the electrode pad 6 to be connected to the lead 3. In accordance with this connecting method, there is no damage to the electrode pad 6. An improvement in the reliability of the connecting process is also achieved.

In accordance with the connecting processes of Figs. 39 to 42, it is possible to achieve a reduction in electrical resistance, as compared to a configuration in which the connection between the electrode pads 6 and the leads 3 is provided by the wires 8. Accordingly, an improvement in the electrical characteristics of the semiconductor device 1 is achieved. The semiconductor device 1 also cope with a high-speed semiconductor chip.

Figs. 43 and 44 illustrated a modified embodiment of the

10

**:** 5

20

resin encapsulating process. In the above mentioned embodiment, the bottom surface of the cavity defined in the lower mold 32 included in the mold 30 is in direct contact with the upper surface 2a of the semiconductor chip 2. The upper surface Ia of the semiconductor chip 2 is not encapsulated by the resin encapsulate 4 so that it serves as a surface for improving the heat dissipation characteristics.

Under strict environment, for example, high-temperature environment, the semiconductor device 1 may require a temperature resistance rather than the heat dissipation characteristics. In such a case, it is necessary to completely encapsulate the semiconductor chip 2 by the resin encapsulate 4. Referring to Figs. 43 and 44, a mold 50 is illustrated which is configured to completely encapsulate the semiconductor chip 2 by the resin encapsulate 4.

In detail, a cavity 52 defined in a lower mold 51 is spaced apart from the peripheral surface of the semiconductor chip 2 at its side surface, as shown in Fig. 43. Accordingly, when the resin encapsulate 4 is molded in the mold, the semiconductor chip 2 is completely encapsulated by the resin encapsulate 4, as shown in Fig. 44. The formation region of the resin encapsulate 4 encapsulating the semiconductor chip 2 can be optionally set by appropriately varying the shape of the cavity 33 or 52 of the mold 30 or 50.

Where the upper mold 31 has a recess for mounting the

protrusion 9 formed on each lead 3 therein, it is possible to obtain a semiconductor device 60 in which the protrusion 9 is greatly protruded from the resin encapsulate 4, as shown in Fig. 45. The semiconductor device 60 shown in Fig. 45 exhibits an improved mounting efficiency to the circuit board 10 because the protrusion 9 is greatly protruded from the resin encapsulate 4. Also, it is unnecessary to form the bumps 5, as in the above mentioned embodiments. Accordingly, it is possible to simplify the fabrication process for the semiconductor device 60.

10

15

20

25

191161 vi

## [EFFECTS OF THE INVENTION]

As apparent from the above description, various effects are obtained in accordance with the present invention.

In accordance with the invention of claims 1 and 2, it is possible to achieve an improvement in heat resistance, mechanical strength, and temperature resistance. Since the electrode pads and leads are connected together using wires, it is possible to set the layout of the leads irrespective of the layout of the electrode pads. An improvement in the matching ability of the semiconductor device to the circuit board. The resin encapsulate provides an improvement in reliability because it surely protects the connected wires. Since the outer connecting terminals are exposed from the resin encapsulate, the electrical connection of the semiconductor device to the circuit board can be surely provided.

15

20

25

In accordance with the invention of claim 3, the insulating and bonding processes for the semiconductor chip and leads can be simultaneously conducted because the polyimide film, as an insulating member, interposed between the semiconductor chip and the leads serves as an adhesive. Accordingly, it is possible to simplify the structure of the semiconductor device which achieving an easy fabrication of the semiconductor device, as compared to the case in which the insulating member and the adhesive are separately provided.

In accordance with the invention of claim 4, each protrusion is integrally formed with an associated one of the leads. Accordingly, it is possible to achieve a simplification in structure, as compared to the case in which the protrusion and lead are formed using separate materials, respectively. In accordance with the invention of claim 5, a wire is used for the connection between the electrode pad and lead. Accordingly, it is possible to achieve an easy connection for the wire between the electrode pad and lead.

In accordance with the invention of claim 6, a bump is formed on each protrusion. Accordingly, it is possible to achieve an easy connection of the semiconductor device to the circuit board, as compared to the case in which the protrusion is directly mounted on the circuit board. In accordance with the invention of claim 7, the leads and semiconductor chip are bonded together by maintaining the polyimide film at a certain

10

15

20

25

temperature and a certain pressure, thereby causing the polyimide film to serve as an adhesive. Accordingly, the insulating and bonding processes for the leads and semiconductor chip can be simultaneously conducted.

Since each electrode pad formed on the semiconductor onic is connected to an associated one of the leads by means of a wire in the bonding process, it is possible to vary the layout of the leads with respect to the layout of the electrode pads by selecting an appropriate connection method. The fabrication of the semiconductor device involves only four processes, that is, a lead forming process, a bonding process, a connecting process, and a resin encapsulating process. Since the fabrication of semiconductor device is achieved using a reduced number of processes, as mentioned above, an improvement in production efficiency is obtained.

In accordance with the invention of claim B, an easy bonding process can be achieved because the bonding process can be conducted without a control for the temperature applied to the polyimide film within a desired range. In accordance with the invention of claim 9, the connection between the electrode pads and the leads can be simply and surely achieved because the electrode pads and leads are electrically connected together in accordance with a direct lead bonding process.

In accordance with the invention of claim 10 and 11, the lead pitch of the outer lead portions is less than the lead

10

pitch of the inner lead portions. Accordingly, the inner leads can cope with a small pitch of the electrode pads on the semiconductor chip to which the inner lead portions are electrically connected. Furthermore, the mounting efficiency of the semiconductor device to the circuit board is improved because the lead pitch of the outer lead portions electrically connected to the circuit board is large. Since each protrusion is formed on an associated one of the outer lead portions, it can be used as an outer connecting terminal. Accordingly, it further improves the mounting efficiency.

In accordance with the invention of claim 12 and 13, it is possible to easily form leads of a small pitch integrally formed with protrusions. In accordance with the invention of claim 14, the lead pattern forming process and the protrusion forming process are conducted in a separate fashion.

Accordingly, the thickness of a blank used can be selected irrespective of the height of the protrusion. Therefore, it is possible to reduce the pitch of a lead pattern when a thin blank is used. In the protrusion forming process, it is possible to form protrusions having an optional height. An improvement in the freedom of design is also achieved.

In accordance with the invention of claims 15 to 17, it is possible to easily conduct the protrusion forming process.